

(51) Int.Cl.⁶

識別記号

F I

H 0 1 J 31/15
5/03
9/02
9/24
11/02

H 0 1 J 31/15
5/03
9/02
9/24
11/02

A
F
A
B

審査請求 有 予備審査請求 有 (全 75 頁) 最終頁に続く

(21) 出願番号 特願平8-529471
(86) (22) 出願日 平成8年(1996) 3月29日
(85) 翻訳文提出日 平成9年(1997) 9月29日
(86) 国際出願番号 P C T / U S 9 6 / 0 3 6 4 0
(87) 国際公開番号 W O 9 6 / 3 0 9 2 6
(87) 国際公開日 平成8年(1996) 10月3日
(31) 優先権主張番号 4 1 4 , 4 0 8
(32) 優先日 1995年3月31日
(33) 優先権主張国 米国 (U S)

(71) 出願人 キャンデセント・テクノロジーズ・コーポ
レイション
アメリカ合衆国カリフォルニア州95119・
サンノゼ・サンイグナチオアベニュー
6320
(72) 発明者 シュミッド、アンソニー・ビー
アメリカ合衆国カリフォルニア州92075・
ソラナビーチ・キャニオンドライブ 461
(72) 発明者 スピント、クリストファー・ジェイ
アメリカ合衆国カリフォルニア州94025・
メンロパーク・ヒルサイドアベニュー
115
(74) 代理人 弁理士 大島 陽一

最終頁に続く

(54) 【発明の名称】 フラットパネルディスプレイ用スペーサ構造及びその製造方法

(57) 【要約】

本発明は、フラットパネルディスプレイにおけるフェースプレート構造とバックプレート構造とを分離し且つ支持するためのスペーサを提供する。典型的には、各スペーサは、チタニア、クロミアまたは酸化鉄のような遷移金属酸化物を含有するアルミナなどのセラミックから形成される。各スペーサは電気絶縁性のコアと電気抵抗性のスキンとを用いて製造することもできる。絶縁性コアはアルミナのようなセラミックから形成されたウェハとすることができ、抵抗性スキンは遷移金属酸化物を含有するアルミナから形成される電気抵抗性ウェハを絶縁性コアの外面に取着することにより形成することができる。また、各スペーサは、高い酸化状態にある遷移金属酸化物を含有するセラミックから形成される電気絶縁性セラミック組成物からなるコアと、低い酸化状態にある遷移金属酸化物を含有するセラミックから形成される電気抵抗性の外面とを有するようにすることもできる。フェース及び/またはエッジ金属被覆ストリップを所望に応じて各スペーサ上に設けることもできる。




FIG. 4

【特許請求の範囲】

1. スペーサであって、

セラミックと、

前記セラミック中に分散された遷移金属酸化物とを含むことを特徴とするスペーサ。

2. 前記セラミックがアルミナであることを特徴とする請求項1に記載のスペーサ。

3. 前記遷移金属酸化物がチタニア、クロミア、酸化鉄または酸化バナジウムであることを特徴とする請求項1に記載のスペーサ。

4. 前記遷移金属酸化物がチタニア及びクロミアからなることを特徴とする請求項1に記載のスペーサ。

5. 前記セラミックが0.25乃至8%のチタニアを含んでいることを特徴とする請求項4に記載のスペーサ。

6. 前記スペーサが概ね2%のチタン、34%のアルミナ及び64%のクロミアを含んでいることを特徴とする請求項4に記載のスペーサ。

7. フラットパネルディスプレイであって、

フェースプレートと該フェースプレートの内面に沿って配置された光放射構造とを有するフェースプレート構造と、

バックプレートと該バックプレートの内面に沿って配置された電子放出構造とを有するバックプレート構造と、

前記光放射構造と前記電子放出構造との間に延在するスペーサとを含み、

前記スペーサがセラミックと該セラミック中に分散された遷移金属酸化物とを含んでいることを特徴とするフラットパネルディスプレイ。

8. 前記スペーサが更に、

前記光放射構造に隣接する前記スペーサの外面に沿って配置された第

1のフェース金属被覆ストリップと、

前記電子放出構造に隣接する前記スペーサの外面に沿って配置された第2のフェース金属被覆ストリップとを含んでいることを特徴とする請求項7に記載のフ

ラットパネルディスプレイ。

9. 前記第1フェース金属被覆ストリップが前記光放射構造に電氣的に接触しており、前記第2フェース金属被覆ストリップが前記電子放出構造に電氣的に接触していることを特徴とする請求項8に記載のフラットパネルディスプレイ。

10. 前記電子放出構造が1以上の集束用リッジを含んでおり、前記第2フェース金属被覆ストリップが前記集束用リッジに電氣的に接触していることを特徴とする請求項9に記載のフラットパネルディスプレイ。

11. 更に、

前記スペーサの外面に沿って配置された第1フェース金属被覆ストリップと、
前記フェースプレート構造の外側エッジに沿って形成された電気伝導性のフリットとを含み、

前記第1フェース金属被覆ストリップが前記フリットに電氣的に接触していることを特徴とする請求項7に記載のフラットパネルディスプレイ。

12. 前記電気伝導性フリットが前記フェースプレート構造上にスクリーン印刷されていることを特徴とする請求項10に記載のフラットパネルディスプレイ。

13. 前記スペーサが前記光放射構造に隣接して位置する第1エッジ面と前記電子放出構造に隣接して位置する第2エッジ面とを有しており、当該フラットパネルディスプレイは更に、

前記第1エッジ面上に配置され、前記第1フェース金属被覆ストリッ

プと前記光放射構造とに接触する第1エッジ金属被覆ストリップと、

前記第2エッジ面上に配置され、前記第2フェース金属被覆ストリップと前記電子放出構造とに接触する第2エッジ金属被覆ストリップとを含んでいることを特徴とする請求項8に記載のフラットパネルディスプレイ。

14. 更に、

前記スペーサの外面上に間隔をおいて配置された複数の電位調節電極と、

前記第1及び第2フェース金属被覆ストリップに接続された電源回路とを含み、
該電源回路は前記光放射構造と前記電子放出構造との間の電圧分布を制御することを特徴とする請求項8に記載のフラットパネルディスプレイ。

15. 前記電源回路が前記電位調節電極に接続されていることを特徴とする請求項14に記載のフラットパネルディスプレイ。

16. 前記電位調節電極の各々が前記スペーサの同じ面上に配置されていることを特徴とする請求項14に記載のフラットパネルディスプレイ。

17. 前記第1及び第2フェース金属被覆ストリップが、前記電位調節電極と同じスペーサの面上に配置されていることを特徴とする請求項16に記載のフラットパネルディスプレイ。

18. 前記スペーサが前記光放射構造に隣接して位置する第1エッジ面と前記電子放出構造に隣接して位置する第2エッジ面とを有しており、当該フラットパネルディスプレイは更に、

前記第1エッジ面に沿って配置され、前記光放射構造に電氣的に接触する第1エッジ金属被覆ストリップと、

前記第2エッジ面に沿って配置され、前記電子放出構造に電氣的に接触する第2エッジ金属被覆ストリップとを含むことを特徴とする請求項

7に記載のフラットパネルディスプレイ。

19. スペーサであって、

外面を有する電気絶縁性セラミックコアと、

前記外面上に配置された電気抵抗性スキンとを含み、

前記電気抵抗性スキンがセラミックと該セラミック中に分散された遷移金属酸化物とを含んでいることを特徴とするスペーサ。

20. 前記絶縁性セラミックコアがアルミナを含んでいることを特徴とする請求項19に記載のスペーサ。

21. 前記セラミックがアルミナであり、前記遷移金属酸化物がチタニア、クロミアまたは酸化鉄であることを特徴とする請求項19に記載のスペーサ。

22. 前記セラミックがアルミナであり、前記遷移金属酸化物がクロミア及びチタニアを含んでいることを特徴とする請求項19に記載のスペーサ。

23. 前記絶縁性セラミックコアが遷移金属酸化物を含有するアルミナを含んでおり、前記遷移金属酸化物が高い酸化状態で存在していることを特徴とする請求

項 19 に記載のスペーサ。

24. 前記遷移金属酸化物が低い酸化状態で存在していることを特徴とする請求

項 19 に記載のスペーサ。

25. 前記電気抵抗性スキンが前記外面上に取着された薄いウェハを含んでいることを特徴とする請求項 19 に記載のスペーサ。

26. フラットパネルディスプレイであって、

フェースプレートと該フェースプレートの内面に沿って配置された光放射構造とを有するフェースプレート構造と、

バックプレートと該バックプレートの内面に沿って配置された電子放出構造とを有するバックプレート構造と、

前記光放射構造と前記電子放出構造との間に延在するスペーサとを含み、

前記スペーサが電気絶縁性セラミックコアと該スペーサの外面上に配置された電気抵抗性スキンとを含み、前記電気抵抗性スキンがセラミックと該セラミック中に分散された遷移金属酸化物とを含んでいることを特徴とするフラットパネルディスプレイ。

27. 前記スペーサが更に、

前記光放射構造に隣接する前記スペーサの外面に沿って配置された第 1 のフェース金属被覆ストリップと、

前記電子放出構造に隣接する前記スペーサの外面に沿って配置された第 2 のフェース金属被覆ストリップとを含んでいることを特徴とする請求項 26 に記載のフラットパネルディスプレイ。

28. 前記第 1 フェース金属被覆ストリップが前記光放射構造に電氣的に接触しており、前記第 2 フェース金属被覆ストリップが前記電子放出構造に電氣的に接触していることを特徴とする請求項 27 に記載のフラットパネルディスプレイ。

29. 前記電子放出構造が 1 以上の集束用リッジを含んでおり、前記第 2 フェース金属被覆ストリップが前記集束用リッジに電氣的に接触していることを特徴とする請求項 28 に記載のフラットパネルディスプレイ。

30. 更に、前記フェースプレート構造の外側エッジに沿って形成された電気伝

導性のフリットを含んでおり、

前記第 1 フェース金属被覆ストリップが前記フリットに電氣的に接触していることを特徴とする請求項 27 に記載のフラットパネルディスプレイ。

31. 前記スペーサが前記光放射構造に隣接して位置する第 1 エッジ面と前記電子放出構造に隣接して位置する第 2 エッジ面とを有しており、

前記スペーサが更に、

前記第 1 エッジ面上に配置され、前記第 1 フェース金属被覆ストリップと前記光放射構造とに電氣的に接触する第 1 エッジ金属被覆ストリップと、

前記第 2 エッジ面上に配置され、前記第 2 フェース金属被覆ストリップと前記電子放出構造とに電氣的に接触する第 2 エッジ金属被覆ストリップとを含んでいことを特徴とする請求項 27 に記載のフラットパネルディスプレイ。

32. 更に、

前記スペーサの外面上に間隔をおいて配置された複数の電位調節電極と、

前記第 1 及び第 2 フェース金属被覆ストリップに接続された電源回路とを含み、該電源回路は前記光放射構造と前記電子放出構造との間の電圧分布を制御することを特徴とする請求項 27 に記載のフラットパネルディスプレイ。

33. 前記電源回路が前記電位調節電極に接続されていることを特徴とする請求項 32 に記載のフラットパネルディスプレイ。

34. 前記第 1 及び第 2 フェース金属被覆ストリップと前記電位調節電極とが、前記スペーサの同じ面上に配置されていることを特徴とする請求項 32 に記載のフラットパネルディスプレイ。

35. 前記スペーサが前記光放射構造に隣接して位置する第 1 エッジ面と前記電子放出構造に隣接して位置する第 2 エッジ面とを有しており、当該フラットパネルディスプレイは更に、

前記第 1 エッジ面に沿って配置され、前記光放射構造に電氣的に接触する第 1 エッジ金属被覆ストリップと、

前記第 2 エッジ面に沿って配置され、前記電子放出構造に電氣的に接

触する第2エッジ金属被覆ストリップとを含むことを特徴とする請求項26に記載のフラットパネルディスプレイ。

36. スペーサの製造方法であって、

電気絶縁性セラミックと遷移金属酸化物とを含むセラミック組成物からウェハを形成する過程と、

前記ウェハを所望の電気抵抗率を示すようになるまで焼成する過程と、

前記ウェハの相対する外面上にフェース金属被覆ストリップを形成する過程と

、
前記ウェハ及びフェース金属ストリップを焼成する過程と、

前記ウェハを前記フェース金属ストリップに沿って切断し、前記スペーサを形成する過程とを含むことを特徴とする方法。

37. 前記ウェハを所望の電気抵抗率を示すようになるまで焼成する前記過程が、還元性雰囲気中で実行されることを特徴とする請求項36に記載の方法。

38. フェース金属被覆ストリップを形成する前記過程が、前記ウェハ上に金属を蒸着させる過程を含んでいることを特徴とする請求項36に記載の方法。

39. 前記金属がアルミニウム、クロムまたはニッケルを含んでいることを特徴とする請求項38に記載の方法。

40. 更に、前記スペーサのエッジ面上にエッジ金属被覆ストリップを形成する過程を含んでいることを特徴とする請求項36に記載の方法。

41. フェース金属被覆ストリップを形成する前記過程が更に、前記ウェハの相対する外面の少なくとも一方に電位調節電極を形成する過程を含んでいることを特徴とする請求項36に記載の方法。

42. 前記切断過程が前記ウェハ焼成過程の前に実行されることを特徴とする請求項36に記載の方法。

43. スペーサの製造方法であって、

電気絶縁性セラミックから第1のウェハを形成する過程と、

電気絶縁性セラミックと該セラミック中に分散された遷移金属酸化物とを含むセラミック組成物から第2のウェハを形成する過程と、

前記第1ウェハと第2ウェハとを取着して積層ウェハを形成する過程とを含むことを特徴とする方法。

44. 更に、

前記積層ウェハを前記第2ウェハが所望の電気抵抗率を示すようになるまで焼成する過程と、

前記積層ウェハの外面に沿ってフェース金属被覆ストリップを形成する過程と

、
前記積層ウェハを前記フェース金属被覆ストリップに沿って切断し、前記スペーサを形成する過程とを含むことを特徴とする請求項43に記載の方法。

45. 前記絶縁性セラミックがアルミナを含んでいることを特徴とする請求項43に記載の方法。

46. 前記積層ウェハを焼成する前記過程が、前記積層ウェハを還元性雰囲気中で焼成する過程を含むことを特徴とする請求項43に記載の方法。

47. 前記フェース金属被覆ストリップを形成する前記過程が、更に、前記積層ウェハの外面上に金属を蒸着させる過程を含むことを特徴とする請求項44に記載の方法。

48. 前記金属がアルミニウム、クロムまたはニッケルを含んでいることを特徴とする請求項47に記載の方法。

49. 更に、前記スペーサのエッジ面上にエッジ金属被覆ストリップを形成する過程を含むことを特徴とする請求項43に記載の方法。

50. 更に、前記積層ウェハ上にフェース金属被覆ストリップと電位調節電極とを形成する過程を含むことを特徴とする請求項43に記載の方法。

51. 前記フェース金属被覆ストリップと電位調節電極とが、前記積層ウェハの一面にのみ形成されることを特徴とする請求項50に記載の方法。

52. スペーサの製造方法であって、

電気絶縁性セラミックと遷移金属酸化物とを含み、前記遷移金属酸化物が高い酸化状態で存在している電気絶縁性セラミック組成物からウェハを形成する過程と、

前記ウェハを還元性雰囲気中で焼成して、前記遷移金属酸化物の配位を変化させ、それによって前記遷移金属酸化物が前記ウェハの外面上において低い酸化状態で存在するようにし、前記ウェハの外表面が電気抵抗性となるようにする過程とを含むことを特徴とする方法。

53. 更に、

前記ウェハの前記外面上にフェース金属被覆ストリップを形成する過程と、

前記ウェハを前記フェース金属被覆ストリップに沿って切断し、前記スペーサを形成する過程とを含むことを特徴とする請求項52に記載の方法。

54. 前記セラミック組成物がアルミナ及び Cr_2O_3 を含んでいることを特徴とする請求項52に記載の方法。

55. 前記セラミック組成物が更に B_2O_3 を含んでいることを特徴とする請求項54に記載の方法。

56. 前記フェース金属被覆ストリップを形成する前記過程が、前記ウェハ上に金属を蒸着させる過程を含んでいることを特徴とする請求項5

2に記載の方法。

57. 前記金属がアルミニウム、クロムまたはニッケルを含んでいることを特徴とする請求項56に記載の方法。

58. 更に、前記スペーサのエッジ面上にエッジ金属被覆ストリップを形成する過程を含んでいることを特徴とする請求項52に記載の方法。

59. フェース金属被覆ストリップを形成する前記過程が更に、前記ウェハの相対する外面の少なくとも一方に電位調節電極を形成する過程を含んでいることを特徴とする請求項52に記載の方法。

60. フェース金属被覆ストリップを形成する前記過程が更に、前記ウェハの相対する外面の一方にのみ電位調節電極を形成する過程を含んでいることを特徴とする請求項52に記載の方法。

61. スペーサの製造方法であって、

電気絶縁性セラミックからコアウェハを形成する過程と、

前記コアウェハの表面上に電気抵抗性のコーティングを施す過程とを含み、

前記電気抵抗性コーティングは電気絶縁性セラミックと該セラミック中に分散された遷移金属酸化物とを含んでいることを特徴とする方法。

62. 更に、

前記コアウェハ及び前記抵抗性コーティングを焼成する過程と、

前記抵抗性コーティングの外面に沿ってフェース金属被覆ストリップを形成する過程と、

得られた構造を前記金属被覆ストリップに沿って切断し、前記スペーサを形成する過程とを含むことを特徴とする請求項61に記載の方法。

63. 更に、前記抵抗性コーティングを施す前に前記コアウェハを焼成する過程を含むことを特徴とする請求項61に記載の方法。

64. 前記コーティングを施す過程が、スクリーン印刷、スプレーによ

る噴霧、ロールコーティングまたはドクターブレードイングによって前記コアウェハ上に前記抵抗性コーティングを施すか、あるいは前記抵抗性コーティングを含んだデカルコマニアを前記コアウェハに適用することを特徴とする請求項61に記載の方法。

65. 前記絶縁性セラミックがアルミナであることを特徴とする請求項61に記載の方法。

66. 前記抵抗性コーティングが、クロミア、チタニア、酸化鉄または酸化バナジウムを含有するアルミナを含んでいることを特徴とする請求項61に記載の方法。

67. 前記フェース金属被覆ストリップを形成する前記過程が、前記抵抗性コーティング上に金属を蒸着させる過程を含んでいることを特徴とする請求項61に記載の方法。

68. 前記金属がアルミニウム、クロムまたはニッケルを含んでいることを特徴とする請求項67に記載の方法。

69. 更に、前記スペーサのエッジ面上にエッジ金属被覆ストリップを形成する過程を含んでいることを特徴とする請求項61に記載の方法。

70. フェース金属被覆ストリップを形成する前記過程が更に、前記抵抗性コー

ティングの外面のうち少なくとも一面に電位調節電極を形成する過程を含んでいることを特徴とする請求項 6 1 に記載の方法。

7 1. フェース金属被覆ストリップを形成する前記過程が更に、前記抵抗性コーティングの外面のうち一面にのみ電位調節電極を形成する過程を含んでいることを特徴とする請求項 6 1 に記載の方法。

7 2. スペーサの製造方法であって、

電気絶縁性セラミックと該セラミック中に分散された遷移金属酸化物とを含むセラミック組成物からウェハを形成する過程と、

前記ウェハ上にフェース金属被覆層を形成する過程と、

前記ウェハを基板に取り付ける過程と、

前記フェース金属被覆層をパターンニングして、複数のフェース金属被覆ストリップを形成する過程と、

前記フェース金属被覆ストリップ及びウェハ上に保護層を形成する過程と、

前記ウェハを切断してスペーサストリップを形成する過程と、

前記スペーサストリップ上にエッジ金属被覆層を形成する過程と、

前記保護層を除去する過程と、

前記スペーサストリップを前記基板から取り外す過程とを含むことを特徴とする方法。

7 3. スペーサであって、

電気絶縁性ガラスと、

当該スペーサが所望の電気抵抗率を有するように前記ガラス中に溶解された遷移金属酸化物と、

当該スペーサが所望の 2 次電子放出を示すように前記ガラス中に分散された充填材とを含むことを特徴とするスペーサ。

【発明の詳細な説明】

フラットパネルディスプレイ用スペーサ構造及びその製造方法

発明の背景

1. 発明の技術分野

本発明は、フラット陰極線管（CRT）ディスプレイのようなフラットパネル装置に関する。特に、本発明はフラットパネル装置のフェースプレート構造及びバックプレート構造を内部において支持するためのスペーサ構造に関する。

2. 関連技術

近年、従来のビーム偏向型CRTディスプレイに代わるより軽やかさばらないディスプレイを提供するべくフラットCRTディスプレイ（“フラットパネルディスプレイ”としても知られている）を実現するため多くの試みがなされている。フラットCRTディスプレイに加えて、プラズマディスプレイなどの他のフラットパネルディスプレイも開発されている。

フラットパネルディスプレイでは、フェースプレート構造、バックプレート構造、及びフェースプレート及びバックプレート構造の周縁部においてこれらを接続する壁によって、エンクロージャが形成される。あるフラットパネルディスプレイでは、このエンクロージャは真空圧（例えば、典型的には 1×10^{-7} Torr 以下）に保持される。フェースプレート構造は絶縁性のフェースプレートと、この絶縁性フェースプレートの内面上に形成された光放射構造とを含む。光放射構造は、蛍光体またはディスプレイのアクティブ領域を定める蛍光体パターンのような光放射エレメントを含む。バックプレート構造は、絶縁性のバックプレートと、このバックプレートに隣接して配置された電子放出素子とを含む。電子放出素子は励起されると電子を放出し、放出された電子は蛍光体へ

と加速され、蛍光体に光を放射させる。ユーザは蛍光体から放射された光をフェースプレートの外面（“表示面”）において見る事となる。

真空圧フラットパネルディスプレイでは、内部の真空圧と外部の大気圧との間の圧力差のためフラットパネルディスプレイのフェースプレート及びバックプレート構造に力が加えられる。対抗する力がなければ、この力によってフラットパ

ネルディスプレイが潰れてしまうことになる。また、フラットパネルディスプレイのフェースプレートまたはバックプレート構造は、フラットパネルディスプレイに加えられる衝撃によって発生する外力によっても破損し得る。

フェースプレート構造及び／またはバックプレート構造を内部において支持するため、スペーサが用いられている。従来のスペーサは、ディスプレイのアクティブ領域内のピクセル（ディスプレイの最も小さな個々の画素を定める蛍光体領域）間に配置される壁若しくは柱状部材である。

スペーサは、ポリイミドを光パターンニングすることによって形成されている。しかしながら、ポリイミドのスペーサは、1) 強度が十分でない、2) ポリイミドの熱膨張係数はフェースプレート（例えば、ガラス）、バックプレート（例えば、ガラス、セラミック、ガラスセラミックまたは金属）及びアドレス用グリッド（例えば、ガラスセラミックまたはセラミック）用に通常使用される材料の熱膨張係数と整合させることができないためディスプレイを破損させる結果となり得る、3) 必要とされる加工温度が低い、といった理由により不適当なことがある。項目3) についていうと、加工温度が低いことを必要とすることにより、ディスプレイの組立工程を通して高い加工温度を使用することができなくなる。低い温度しか許容できないと、高い温度も許容できれば使用することが可能であるような組立方法や材料をディスプレイに使用することができ

なくなる。そのような方法及び材料の例として、高信頼性密閉用フリット（sealing frit）、高温ゲッターフラッシュ法（getter flash method）、及び高速高温真空焼き出し法（製造コストを軽減する）等がある。

スペーサはガラスからも製造されている。しかしながら、ガラスは強度が十分でないことがある。更に、ガラスに内在する微小割れ（マクロクラック）は、ガラススペーサ全体に伝搬し易い傾向があるため、そのような微小割れによってガラススペーサの強度は“理想的な”ガラスよりも低くなる。

ヨーロッパ特許公報580 244 A1に述べられたガラススペーサは、（1）バックプレート構造に隣接したスペーサエッジ上にコーティングされた高抵抗材料（ 10^9 乃至 $10^{14} \Omega/\text{平方}$ ）、（2）バックプレート構造に隣接したス

ペーサエッジ上にコーティングされたパターニングされた低抵抗層、(3) フェースプレート構造に隣接したスペーサエッジ上にコーティングされた導電層、及び(4) 上記(1)、(2) 及び/または(3) によって提供される任意の層を含むスペーサ表面全体に形成された低い2次電子放出係数を有するコーティング、を備えている。(4) の低2次電子放出係数コーティングは、ポリイミド、二酸化チタン (TiO_2)、または酸化クロム (Cr_2O_3) 粒子、ガラス粒子及び有機結合剤 (イソプロパノールなど) を含むサスペンションを含んでいる。

いずれのスペーサ材料でも、スペーサが存在することによって、スペーサの近傍においてフェースプレート構造に向かう電子の流れは悪影響を受け得る。例えば、浮遊電子によってスペーサの表面が静電的に帯電され、スペーサ近辺の電圧分布が所望の電圧分布から変化し、電子の流れに歪みが生じ、それによってディスプレイに表示されるイメージに歪みが発生することがある。

従って、フェースプレート構造とバックプレート構造とを分離しかつ十分に支持することができる一方、これらの構造の間の電圧分布を制御することができるスペーサが提供されることが望まれている。また、フェースプレート及びバックプレート構造の熱膨張係数に整合させることのできる熱膨張係数を有するスペーサを提供することも望ましいであろう。さらに、容易に製造可能なスペーサを提供することが望ましい。

発明の要約

本発明は、フラットパネルディスプレイに用いられる高い強度を有するスペーサを形成するための方法及び構造を提供するものである。これらのスペーサは、フラットパネルディスプレイのフェースプレート構造とバックプレート構造との間に配置される。

一実施例では、電気抵抗性を有するスペーサが、1 以上の遷移金属酸化物 (例えば酸化チタン (チタニア)、酸化クロム (クロミア)、酸化鉄または酸化バナジウム) を含有するセラミック (例えば酸化アルミニウム (アルミナ)) の混合物から形成される。このセラミック組成物からウェハが製造され、焼成される。焼成 (firing) 過程において、時間、温度及び炉の雰囲気を制御することによ

て、及びセラミック組成体中の遷移金属の他の成分に対する割合を制御することによってウェハに所望の電気抵抗率が与えられる。

ウェハの1または複数の外面に沿ってフェース金属被覆ストリップ (face metallization strips) が形成される。金属被覆が形成された後、ウェハはフェース金属被覆ストリップに平行に切断されて、スペーサが生成される。

その結果、フェース金属被覆ストリップはフェースプレート及びバックプレート構造に接触するスペーサのエッジにすぐ隣接した位置においてスペーサ上に配置されることとなる。スペーサがフェースプレート構

造とバックプレート構造との間に配置されるとき、フェース金属被覆ストリップによって、スペーサとフェースプレート及びバックプレート構造とが電氣的に接触される。これによってスペーサの端部近辺において均一な電圧分布が得られるという利点がある。

更に、エッジ金属被覆ストリップをフェースプレート構造とバックプレート構造とに接触するスペーサのエッジを覆うように形成してもよい。このエッジ金属被覆は、スペーサとフェースプレート及びバックプレート構造との間に電氣的接触を与える。

本発明の別の実施例では、スペーサは電気絶縁性のセラミックコアを有し、スペーサの相対する外面に電気抵抗性スキンが結合される。絶縁性セラミックコアはアルミナとすることができ、抵抗性スキンは遷移金属酸化物 (例えばクロミア、チタニア、酸化鉄及び/または酸化バナジウム) を含むセラミック (例えばアルミナ) から形成することができる。

一変形実施例では、ウェハを電気絶縁性のセラミックから形成し、さらに少なくとも1枚の別のウェハを絶縁性のセラミックと遷移金属酸化物とを含む電気抵抗性セラミック組成物から形成することによってスペーサが製造される。このセラミック組成物ウェハは、絶縁性セラミックウェハより薄くてもよい。セラミック組成物ウェハは絶縁性セラミックウェハの外面に重ねられ、電気抵抗性スキンを有する積層ウェハが形成される。この積層ウェハは焼成される。所望の温度及び雰囲気焼成された後、ウェハは所望の電気抵抗率を示す。積層ウェハの外面

上にはフェース金属ストリップが形成される。その結果得られる構造は、スペーサを形成するため、フェース金属被覆ストリップに沿って切断される。エッジ金属被覆ストリップを追加形成することもできる。

スペーサの外面上におけるセラミック組成物の電気抵抗率のため、スペーサに電圧が加わると浮遊電子はこのセラミック組成物を通して流れる

ことができ、それによってスペーサの外面上に電荷が蓄積するのを防ぐことができる。セラミック組成物ウェハの組成は2次電子放出が小さいように選択することができ、それによって更に電荷蓄積効果が低減される。セラミック組成物の強度、特にアルミナをベースにしたセラミック組成物の強度は一般にかなり高く、従って所与の大きさのディスプレイにおいて必要とされるスペーサの数を減らすことができる。

別の変形実施例では、スペーサは電気絶縁性セラミックウェハ上に電気抵抗性のコーティングを形成することによって製造される。典型的には、電気絶縁性セラミックウェハは、アルミナ、充填剤入りガラス(filled glass)または他のセラミック組成物から形成される。電気抵抗性コーティングは、遷移金属酸化物を含む絶縁性セラミックとすることができる。絶縁性セラミックウェハは、電気抵抗性コーティングが施された後またはその前に焼成することができる。その結果得られるウェハ構造の外面上にフェース金属被覆ストリップが形成される。その結果得られるウェハ構造はフェース金属被覆ストリップに平行に切断され、スペーサが生成される。エッジ金属被覆を付加することもできる。

スペーサの外面上の抵抗性コーティングの電気抵抗率によって、スペーサに電圧が加わったとき浮遊電子がこの抵抗性コーティングを通して流れることができ、それによってスペーサの外面上に電荷が蓄積するのを防ぐことができる。このコーティング法の更なる利点は、スペーサに必要とされる強度がセラミックコアによって得られることである。これにより、スペーサの電荷蓄積を抑制するべく2次電子放出と電気抵抗率の望ましい組合せを与え得るコーティング材料の選択幅がより広くなる。

更に別の変形実施例では、スペーサの電気絶縁性セラミックコアは、遷移金属

酸化物を含むアルミナのようなセラミック組成物から形成されるが、ここで遷移金属酸化物は高い酸化状態で（即ち、最大価数の酸化

物として）存在する。さらに電気抵抗性のスキン（外皮）が、スペーサの外面を化学的に還元することによってスペーサの外面に形成される。スペーサの外面を還元することにより、これらの外面における遷移金属イオンの配位が変化し、それによって遷移金属酸化物がスペーサの外面において電気抵抗性を有するようになる。スペーサのコアは電氣的絶縁性を維持する。フェース金属被覆ストリップがウェハの外面に形成され、その結果得られる構造体に対し中性雰囲気にて焼成過程が実行される。その後ウェハは、スペーサを形成するため、フェース金属被覆ストリップに平行に切断される。エッジ金属被覆を付加することもできる。

上述したスペーサは、フラットパネルディスプレイで使用されるとき、スペーサによって消費される電力を低減すると共に、スペーサの外面への電荷蓄積を防止するという利点を有する。スペーサの熱膨張係数は、スペーサに使用される材料の比率を制御することによって所望の値を達成するよう制御することができる。一般に、ウェハは、使用される特定の方法に応じて、金属被覆が形成される前または後に焼成することができる。上述した方法は、スペーサを製造するための比較的単純で安価な技術を提供する。

図面の簡単な説明

第 1 図は、本発明によるスペーサを形成するのに使用されるウェハの斜視図である。

第 2 図乃至第 4 図は、第 1 図のウェハから形成されたスペーサの断面図である。

第 5 a 図乃至第 5 d 図は本発明の一実施例によるスペーサを形成する方法を説明する断面図である。

第 6 図は、フェースプレート構造とバックプレート構造との間に配置されたスペーサの斜視図である。

第 7 図は、スペーサの電位調節電極の電源への接続を示した斜視図である。

第 8 図は、電気絶縁性コアと電気抵抗性スキンとを有する積層ウェハの斜視図である。

第 9 図は、第 8 図の積層ウェハから形成されたスペーサの断面図である。

第 10 図は、電気絶縁性コアと電気抵抗性スキンとを有する別のウェハの斜視図である。

第 11 図は、第 10 図のウェハから形成されたスペーサの断面図である。

第 12 図は、電気絶縁性コアと電気抵抗性スキンとを有する更に別のウェハの斜視図である。

第 13 図は、第 12 図のウェハから形成されたスペーサの断面図である。

全体に、電気伝導性の領域は細い斜線で示し、電気抵抗性の領域は 1 つおきの太い斜線と細い斜線で示し、電気絶縁性の領域は太い斜線で示した。

発明の実施例の詳細な説明

以下の説明では次のような定義を使用する。“電気絶縁性”（または“誘電性”）という用語は、一般に $10^{12} \Omega \text{ cm}$ より大きな抵抗率を有する材料に適用される。“電気非絶縁性”という用語は、従って、 $10^{12} \Omega \text{ cm}$ より小さな抵抗率を要する材料を表す。電気非絶縁性材料は、（a）抵抗率が $1 \Omega \text{ cm}$ 未満の電気伝導性材料と、（b）抵抗率が $1 \Omega \text{ cm}$ 乃至 $10^{12} \Omega \text{ cm}$ の範囲にある電気抵抗性材料とに分けられる。これらのカテゴリーは弱電分野（low electric fields）で定義されているものである。

電気伝導性材料（または導電体）の例としては、金属、金属-半導体化合物、及び金属-半導体の共晶(eutectics)がある。さらに電気伝導性材料には、高レベルまたは中レベルにドーピングされた（n 型または p 型の）半導体が含まれる。電気抵抗性材料としては、真性半導体及び低レベルにドーピングされた（n 型または p 型）半導体がある。電気抵抗性材料の別の例として、サーメット（セラミックに金属粒子が埋め込まれたもの）及び他のそのような金属-絶縁体組成物がある。電気抵抗性材料には更に導電性セラミックや充填剤入りガラスがある。

本発明のスペーサは、フラット陰極線管（CRT）ディスプレイにおいてフェースプレート構造とバックプレート構造とを分離するのに使用することができる

。典型的には、フェースプレート構造は電気絶縁性のフェースプレートを含んでおり、このフェースプレートの内面に光放射構造が設けられる。バックプレート構造は、通常、電気絶縁性バックプレートを含んでおり、バックプレートの内面に電子放出構造が配置される。

本発明に基づくスペーサは、プラズマディスプレイまたは真空蛍光体ディスプレイのような他のフラットパネルディスプレイに使用することもできる。更に、これらのスペーサはディスプレイでの使用に限定されるものではなく、コピー機やプリンタのような装置（これらの装置では他の媒体上に再生されるべき画像のスキャンがなされる）における、あるいは位相調整アレイレーダ装置のような装置における光アドレッシング、光信号処理といった目的に用いられる他のフラットパネル装置においても使用することができる。更に、本発明は例えば円形といった長方形ではないスクリーン形状や、車両のダッシュボードや航空機の制御パネルにおいて使用されうるような不規則なスクリーン形状を有するフラットパネル装置にも適用可能である。

本明細書中において、フラットパネルディスプレイとは、フェースプレート構造とバックプレート構造とが概ね平行に配置され、ディスプレイの厚さが従来のビーム偏向型CRTディスプレイに較べて薄く、且つディスプレイの厚さがフェースプレート及びバックプレート構造に対し概ね垂直な方向に測定されるようなディスプレイのことである。典型的には、必須というわけではないが、フラットパネルディスプレイの厚さは5 cm未満である。フラットパネルディスプレイの厚さは5 cmよりずっと薄いこともしばしばあり、例えば0.5乃至2.5 cmのこともある。

本発明のスペーサは、本出願人によるPCT国際出願番号PCT/US94/00602、PCT/US94/09762、及びPCT/US95/00555により詳しく述べられているようなフラットパネルディスプレイに使用することができる。これらの国際特許出願の関連する開示部分は本出願に引証として加えられる。

本発明に基づくスペーサの製造方法にはいくつかある。これらの方法には、（

1) 遷移金属酸化物を含むセラミックまたは遷移金属酸化物を添加することによって電気抵抗性を有するようにされ且つ所望の電子放出及び熱膨張特性が得られるように充填剤が選択された充填剤入りガラスシステムのような均一な電気抵抗性材料の固体片からスペーサを製造する方法、(2) 電気絶縁性コアの外面上に電気抵抗性スキンを貼り付けることによってスペーサを製造する方法、(3) 電気絶縁性セラミック組成物の外面を還元することによってスペーサの外面に電気抵抗性スキンを生成することにより電気絶縁性セラミック組成物からスペーサを製造する方法、及び(4) 電気絶縁性コアを電気抵抗性材料でコーティングすることによってスペーサを製造する方法が含まれる。

上述した方法(1)では、スペーサは均一な電気抵抗性材料の固体片

から製造される。一実施例では、この均一な抵抗性材料は、遷移金属酸化物(例えば酸化鉄、チタニア、クロミア、酸化バナジウム、または酸化ニッケル)を電気絶縁性のセラミック(アルミナ等)に加えることによって形成される電気抵抗性セラミック組成物である。遷移金属酸化物をアルミナに加えることによって、 10^5 乃至 $10^{10} \Omega \text{ cm}$ という所望の範囲の電気抵抗率を有するセラミックを得ることができる。

アルミナにチタンまたは鉄を加える場合、アルミナ中のアルミニウムカチオンの4%程度を置換することにより、所望の範囲(即ち、 10^5 乃至 $10^{10} \Omega \text{ cm}$)の抵抗率が得られる。必要とされるチタンまたは鉄が少量であるため、得られる組成物の熱膨張係数(TCE)は、アルミナのTCEとほとんど同じである。

所望の範囲の電気抵抗率を得るため、クロムはアルミナにより多量に加えられる。セラミック組成物に加えられるクロミアの割合が高くなるほど、その結果得られる格子構造におけるカチオン間の実効距離は小さくなる。このようにカチオン間の距離が減少すると、格子構造における電子の重なりが増加し、それによって所望の電気抵抗率を有する組成物が形成される。アルミナ及びクロミアを含むセラミックは、重量比で90%に達するクロミアを含み得る。

クロミアを使用することには、結果として得られるセラミックの2次電子放出が少なくなるという利点がある。例えば、アルミナ及びクロミアを含むセラミッ

ク組成物では、2次電子放出を2 k Vにおいて2未満とすることができる。これは、スパーサの周りの電圧の歪みを軽減するという利点がある。

クロミアとアルミナの相対的な量を制御することによって、形成されるセラミック組成物のT C Eは、アルミナのT C E（約72）とクロミアのT C E（約84）の間の任意の値に制御することができる。ある実

施例では、アルミナ及びクロミアに二酸化シリコン（シリカ）が加えられ、T C Eは70付近に保たれる。アルミナ及びクロムの三二酸化物（Eskolaite）、連続した範囲の固溶体を形成し、それらは全てコランダム（corundum）結晶構造を有することが知られている。X線回折を用いた研究により、この結晶構造は20%に達するシリカ添加物を受け入れているときでもコランダムとして維持され得ることが明らかとなっている。鉄またはバナジウムの酸化物のような他の遷移金属酸化物を用いて電気抵抗性を有するセラミック組成物を生成することもできる。

方法（1）において、スパーサは、セラミック粉末、有機結合剤及び溶媒を従来のボールミルで混合することによって生成されるスラリーから形成される。ある特定の実施例では、このスラリーは90%のアルミナと10%のチタニアを含むセラミック組成物である（以後、“90/10アルミナーチタニア組成物”と呼ぶ）。表1にそのようなスラリーの配合を示す。

表 1

アルミナ粉末	292グラム
チタニア粉末	32グラム
B u t v a r B 7 6	34グラム
サンチサイザー 150	10グラム
Kellox Ze Menahden 油	0.65グラム
エタノール	105グラム
トルエン	127グラム

別の実施例では、スラリーは2%のチタン、34.3%のアルミナ及び63.

7%のクロミアを含むセラミック組成物である（以後、“2/34/64組成物”と呼ぶ）。表2にそのようなスラリーの配合を示す。

表 2

アルミナ粉末	111.1グラム
クロミア粉末	206.4グラム
チタニア粉末	6.48グラム
B u t v a r B 7 6	34グラム
サンチサイザー 150	10グラム
Kellox Ze Menahden 油	0.65グラム
エタノール	105グラム
トルエン	127グラム

他の実施例では、焼結を促進したりあるいは粒子サイズを制御したりするために選択された改質剤 (modifier) もセラミックの配合中に含まれる。二酸化シリコン、酸化マグネシウム、及び酸化カルシウムのような化合物を改質剤として使用することができる。

従来方法を使い、微粉状にされたスラリーを用いて110乃至120 μ mの厚さを有するテープが鑄造される。一実施例では、このテープは幅10cm、長さ15cmの大きなウェハに切断される。これらのウェハは従来のフラットなセッター上に載置され、空気及び／または還元性雰囲気の中で所望の抵抗率を有するようになるまで焼かれる。

特に、ウェハは、冷壁周期釜 (cold wall periodic kiln) 内で、通常24℃の露点の水素雰囲気を用いて焼成される。ウェハの有機成分を同じ釜の中で熱分解（即ち除去）すべき場合は、ウェハを損傷することなく有機成分の除去がされやすいように水素雰囲気の露点をより高く（約50℃）するとよい。ウェハの有機成分が熱分解された後には、露点温度は高い露点温度（50℃）から低い露点温度（24℃）にシフトさせてよい。熱分解は、通常、600℃の温度で完全になされる。典型的には、ウェ

ハは1620℃のピーク温度で2.5時間焼かれる。セラミック組成物の特性は、詳細に定められた焼成過程により制御される。処理開始時の原材料に応じて、また、スペーサに求められる強度、安定性、抵抗率、及び2次電子放出の組合せも考慮して、実際のピーク温度は1450℃乃至1750℃とすることができ、焼成過程はこのピーク温度を1乃至16時間維持する。

ウェハはその後取り出されて検査される。90/10アルミナーチタニア組成物では、得られたウェハの測定されたTCEは71.6であった。また、得られたウェハは約 $10^8 \Omega \text{cm}$ のシート抵抗を有していた。2/34/64組成物は、約 $2 \times 10^8 \Omega \text{cm}$ の抵抗となった。

次に、ウェハの少なくとも1つのフェース面上にストライプ状の金属を形成する。これらのフェース金属ストライプは得られるスペーサのフェース面において電極として働く。フェース金属ストライプは、蒸着、スパッタリング、フォトリソグラフィ、電気メッキ、スクリーン印刷、直接ペン書き込みなどのいくつかある適切な技術のいずれかによって、あるいはレーザービームによる有機金属材料の分解によって形成することができる。

例えばフェース金属ストライプが蒸着によって形成される場合は、以下の工程が適当であろう。まず蒸着される金属がフェース面の所望の位置にのみ蒸着するようにウェハをマスクする。マスクしたウェハは真空チャンバ（図示せず）内に置かれる。真空チャンバはコンテナアレンジメントを含んでおり、これらのコンテナは、コンテナ内に置かれた金属（例えばクロム、ニッケルまたはアルミニウム）が低圧力にて気化するように加熱することができる。そのような状態における気化した金属原子の平均自由行程は十分に長く、金属原子は基板の露出された面にかなり大きな力で衝突し、それによって金属原子のウェハの露出面への付着

が促進される。こうして、マスクの開口が設けられた箇所においてウェハの表面に金属ストライプが形成される。蒸着状態はストライプを形成するべく選択された金属及びウェハ表面の状態に依存する。蒸着温度は典型的には1000℃付近であり、蒸着を実行する時間は1分未満である。真空蒸着装置は、通常、部材を速やかにチャンバ内に導入したり金属の補給を速やかに行ったりできるようにボ

ートその他の手段を有している。

マスクは、標準的なフォトリソグラフィ技術によって製造することができる。そのような技術によって、微細な金属ストライプを製造することが可能であり、特に非平面状のスペーサ構造の製造においてもそのようなことが可能である。フォトリソグラフィ技術では、最初にウェハを工業用のフォトレジストでコーティングし、フォトレジストを硬化させる。硬化したフォトレジストは表面上に投じられる所望のストライプパターンの投影に曝される。露光されなかったフォトレジストを洗い流すことによってウェハの表面が露出される。このようにして準備されたウェハは真空蒸着装置に入れられ、上述したようにして、金属がウェハ表面に蒸着される。金属被覆されたウェハはチャンバから取り出され、フォトレジストが化学的に除去される。フォトレジストを除去するとき、フォトレジスト上に付着した金属も剥ぎ落とされ、ウェハの表側面上には金属電極ストライプが残される。

第1図は、外面112上にフェース金属被覆ストリップ101乃至105が設けられ、外面114上にフェース金属被覆ストリップ106乃至110が形成されたウェハ100を図示している。ウェハ100は説明のため大きく拡大して示されている。一実施例では、各々0.0025mmの幅を有する1140個のフェース金属被覆ストリップがある。面112上のフェース金属被覆ストリップは、面114上の金属被覆ス

トリップと整合している。例えば、ストリップ103はストリップ108の実質的に反対側に配置されている。これらのフェース金属被覆ストリップの間の中心間距離は典型的には0.5mmである。以下に述べるように、この中心間の間隔がスペーサの高さを定める。

これらのフェース金属ストライプは、ハイブリッド回路を製造するのに広く用いられている厚膜金属被覆と同様の材料を使用して形成することもできる。これらの金属被覆材料は、金属粉末及び粉末化されたガラスまたは他の金属のセラミックへの付着を促進する材料を含む混合物からなる。金属被覆材料は、有機結合剤中に懸濁され、それによって様々な広く用いられているプリント技術のいずれ

かを用いてその混合体を塗布することが可能である。蒸着に用いたのと同様のマスクを用い、スクリーン印刷によって、あるいは特殊なペンを用いて直接ストライプ状に塗布することによって、この材料をストライプ状に形成することができる。何れの場合でも、金属粉末を熔融して導体を形成し、同時に金属をセラミックに付着させるため、材料を焼成しなければならない。ウェハに使用されるセラミック材料の酸化状態は、スペーサの抵抗率及び帯電特性を決定する上で非常に重要である。この材料を適切な酸化状態に維持するには、電極材料の焼成を中性または還元性雰囲気中で行うことが必要であろう。典型的には、厚膜金属被覆材料は800℃乃至1000℃の温度で焼成されるように設計される。全ての厚膜金属被覆が空気以外の雰囲気中での焼成に対し適合性を有するわけではないが、これらの材料のほとんど全ての製造メーカーはそのような焼成用に特別に配合された製品を提供している。

続いてウェハ100は、スペーサを形成するため、フェース金属被覆ストリップ101乃至110に沿って切断される。ライン121乃至123は切断箇所を示している。この切断過程は従来のダイヤモンド埋め

込み刃を有する鋸を用いて行うことができる。

第2図は、ウェハ100（第1図）のライン123に沿って切断することにより形成される1番下のストリップに対応した典型的なスペーサ140を示したものである。スペーサ140は外面112及び114と、エッジ面126及び128を有している。

エッジ金属被覆ストリップを、各スペーサのエッジ面に形成することができる。第3図は、エッジ金属被覆ストリップ130及び131をエッジ面126及び128に形成した後のスペーサ140を表している。エッジ金属被覆ストリップ130及び131は、従来技術を用いて形成される。

ウェハのフェース面に金属を施すのに使用したのと同様の方法を、エッジ金属被覆ストリップ130及び131を形成するのに用いることができる。金属がエッジに限られるようにスペーサの向きを調節するのに必要とされる据え付けにおける違いはあるが、金属被覆材料を施すプロセスはわずかに変形されるのみであ

る。実際的なテクニックとして、エッジに金属を施すとき、切断されたスペーサを大きなブロックにまとめ、多くのスペーサを1度に処理できるようにするのが普通である。エッジ金属被覆を、アルミニウムをスペーサエッジに蒸着させることによって、及び銀、タングステン、またはモリブデン-マンガンをスペーサエッジにスクリーン印刷することによって、スペーサ上に形成した。またエッジ金属被覆は、銀またはパラジウムを有機金属材料と結合させ、その結合体をスペーサエッジにスクリーンコーティングし、その結合体を450℃付近の温度で熱的に分解することによってもスペーサ上に形成された。

エッジ金属被覆ストリップ130及び131が形成された後、得られたスペーサ構造は従来技術に基づいて焼成することができる。最終検査

を行い、スペーサ140の製造が完了する。

第4図は、スペーサ140の外表面112上に形成された電位調節電極161乃至162を示している。電位調節電極161乃至162は、通常、フェース金属被覆ストリップ101乃至110が形成されるのと同じ時に形成される。電位調節電極161乃至162は約0.025mmの幅を有する。特定の実施例では、スペーサ140は約1.27mmの高さを有し、電位調節電極161は電子放出構造172から約0.25mmのところに配置され、電位調節電極162は電子放出構造172から0.76mmの所に配置される。エッジ金属被覆ストリップ130はフェースプレート174の光放射構造171に接触する。エッジ金属被覆ストリップ131はバックプレート175の電子放出構造172に接触する。

光放射構造171、エッジ金属被覆ストリップ126、及びフェース金属被覆ストリップ104及び109の電圧は電源回路180によって制御される。電源回路180は外表面112上に形成された電極のうち少なくとも2つに接続されている。電源回路180は様々な形態を取りうる従来の回路である。第4図において、電源回路180はフェース金属被覆電極104及び105に接続されるとともに、電位調節電極161及び162にも接続されている。電源回路180は、フェース金属被覆電極104に第1の電圧V1を供給し、電位調節電極162に第2の電圧V2を供給し、電位調節電極161に第3の電圧V3を供給し、フェ

一金属被覆電極105に第4の電圧V4を供給する。ここで、 $V1 > V2 > V3 > V4$ の関係がある。スペーサ140は十分に薄く、電位調節電極161乃至162によって反対側の面114における電圧分布も制御される。別の実施例では、電位調節電極が面114にも設けられる。

別の実施例では、電源回路180はフェース金属被覆電極104に第

1の電圧V1を供給し、フェース金属被覆電極105に第2の電圧V4を供給するのみである。そのような実施例では、電位調節電極161乃至162上の電圧は、電位調節電極161乃至162及びスペーサ140により形成される電圧分圧回路によって決定される。即ち、電位調節電極161乃至162上の電圧は、電極104と162との間に位置するスペーサ140の部分の抵抗、電極162と161との間に位置するスペーサ140の部分の抵抗、及び電極161と105との間に位置するスペーサ140の部分の抵抗によって決定される。

電位調節電極161乃至162は、スペーサ140に沿った電圧分布を調整する。スペーサ140の外表面112及び114に衝突する浮遊電子は電位調節電極161乃至162へと移動し、それによってスペーサ140の外表面112及び114に電荷が溜まるのが防がれる。電源回路180は、典型的には、フェースプレート構造174及びバックプレート構造175のアクティブ領域の外に延在するスペーサ140の端部に接続される。

第5a図乃至第5d図は、方法(1)の変形例である。第5a図に示すように、ウェハ201が接着剤202によってガラス基板200に取着される。一実施例では、接着剤202はワックスを基にした接着剤である。ウェハ201のガラス基板200への取り付け前に、フェース金属被覆層203が、スパッタリング、蒸着または化学的沈着によってウェハ201上に形成される。

フェース金属被覆層203は、従来のフォトリソグラフィ法を用いてパターンニングされ、それによりフェース金属電極205(第5b図)が形成される。フェース金属電極205は、保護フィルム206(第5b図)によってコーティングされる。保護フィルム206を形成するのにフォトレジスト層を用いることができる。

続いてウェハ201は切断され、ストリップ207（第5c図）が形成される。一実施例では、ストリップ207は1.27mmの長さL及び0.064mmの高さHを有する。

続いて、ストリップ207の露出されたエッジ面上に金属がスパッタリング、蒸着または化学的沈着によって形成され、エッジ金属電極208（第5d図）が形成される。保護フィルム206及び接着剤202は分解され、そうしてストリップ207はガラス基板200から分離される。ストリップ207は続いて例えば超音波を用いて浄化处理を施される。

方法（1）の別の変形例では、未焼成の（焼かれていない）セラミックにスリットを入れてストリップ状にする。未焼成セラミックのテープに含まれる有機成分のため、テープは可塑性を有しており、従来のプラスチックシート状材料に対するのと同様に取り扱うことができる。従って、未焼成セラミックシートを、紙及びプラスチック製品の製造に使用される装置と同様な従来のスリットを通すことによってスリットを入れることができる。こうしてできる未焼成のストリップは、スペーサを形成するべく、続いて、特別に設計された固定装置に取り付けられて焼成される。焼成されたストリップは、上述したウェハに対して行ったのと同様にして金属被覆することができる。

この方法の別の変形例において、金属被覆を、未焼成のウェハをセラミックに変換するのに必要とされる高い焼成温度に適合するよう選択された金属とすることができる。この方法は、共焼成（cofiring）として知られており、半導体集積回路装置をマウントするためのパッケージを製造するのに使用されている。共焼成に使用される金属には、高温におけるタングステン及びモリブデンが含まれる。銅及び銀も低温ガラスセラミックと共に共焼成することができる。未焼成（焼かれていない）状態

においてストライプ状の金属を設けられたウェハは、焼成された後に個々のスペーサに切断されるか、あるいは金属被覆ストライプに沿って切断されストリップ状にされてから、個々のスペーサとして焼成される。

第6図は、フラットパネルCRTディスプレイのフェースプレート構造350

とバックプレート構造 351 との間に配置されたスペーサ 340 及び 341 を示している。フェース金属被覆ストリップ 330 乃至 333 はフェースプレート構造 350 に隣接しており、フェース金属被覆ストリップ 334 乃至 337 はバックプレート構造 351 に隣接している。フェースプレート構造 350 はフェースプレート 302 と光放射構造 306 とを含んでいる。バックプレート構造 351 は、バックプレート 303 と電子放出構造 305 とを含んでいる。例として、フェースプレート 302 とバックプレート 303 の内面は通常 0.1 乃至 2.5 mm 離れている。フェースプレート 302 は、例えば 1.0 mm の厚さを有するガラスである。バックプレート 303 は、例えば 1.0 mm の厚さのガラス、セラミックまたはシリコンである。スペーサ 340 と 341 の中心間距離は、例えば、寸法 316 に沿って 8 乃至 25 mm である。

電子放出構造 305 は、電子放出素子（電界エミッタ）309 と、概ね同一の直線状エミッタ電極ライン 310 のグループに分割されるパターンニングされた金属エミッタ電極（しばしばベース電極と呼ばれることもある）と、概ね同一の直線状ゲート電極ライン 311 のグループに分割される金属ゲート電極と、電気絶縁層 312 と、集束用リッジ (focusing ridge) 380 とを含んでいる。別の型の電子放出構造を本発明のスペーサと共に使用することもできる。

エミッタ電極ライン 310 は、バックプレート 303 の内面上に配置され、均等な間隔で互いに平行に延在している。絶縁層 312 はエミッタ電極ライン 310 の上とバックプレート 303 の横方向に隣接する部

分の上に形成されている。ゲート電極ライン 311 は、絶縁層 312 上に配置され、均一な間隔で互いに平行に（エミッタ電極ライン 310 に直角に）延在している。

電界エミッタ 309 は、バックプレート 303 の内面の上にアレイ状に分散配置されている。特に、電界エミッタ 309 の各グループは、ゲートライン 311 の一つがエミッタライン 310 の一つと交差する配置候補領域の一部または全体においてバックプレート 303 の内面の上に配置される。スペーサ 340 及び 341 は、電界エミッタ 309 間で且つエミッタ電極ライン 310 間の領域に向か

って延在している。

電界エミッタ309の各グループは絶縁層312内の開口（図示せず）を通過して延在し、下に位置するエミッタ電極ライン310の1つに接触している。電界エミッタ309の各グループの上面（上端）は、上に位置するゲート電極ライン311の1つに設けられた対応する開口（図示せず）を通じて露出されている。電界エミッタ309は、円錐または針状フィラメントのような様々な形状を取り得る。

ゲートライン311上方へと延在する集束用リッジ380は、ゲートライン311から電氣的に絶縁されている。集束用リッジ380については、上記の国際出願番号PCT/US95/00555に、より詳しく説明されている。スペーサ340及び341（及びフェース金属被覆ストリップ334乃至337）が、集束用リッジ380に接触している。この場合、フェース金属被覆ストリップ334乃至337は集束用リッジ380と境界を接し、集束用リッジ380と同じ電位に保たれる。電気伝導性の材料（図示せず）を、バックプレート構造351のアクティブ領域の外に配置して、フェース金属被覆ストリップ334乃至337と集束用リッジ380との間を電氣的に接続することもできる。この電氣的接続によって、電子放出構造305に隣接するスペーサ340及び

341の端部付近における電荷の蓄積を防ぐことができる。別の実施例では、スペーサ340及び341にエッジ金属被覆ストリップ（図示せず）が設けられる。

光放射構造306が、フェースプレート302とスペーサ340及び341との間に配置されている。光放射構造306は、電子が衝突すると光を放射する光放射領域313（例えば蛍光体）、電子があたっても光を生成しない概ね同じ暗さの非反射性リッジ314からなるブラックマトリクス、及び光反射層315のグループからなる。光放射領域313は、実質的に同一な領域313r、313g及び313bに分けられ、これらはそれぞれ赤（R）、緑（G）及び及び青（B）の光を放射する。

光反射層315、及び従って光放射領域313は、電界エミッタ309の電圧

に対し1500乃至10000ボルト高い電圧に保たれる。電界エミッタ309のあるグループがエミッタ電極ライン310及びゲート電極ライン311の電圧を適切に調節することによって励起されると、電界エミッタ309のそのグループは電子を放出し、放出された電子は目標の光放射領域313へと加速される。第6図は、そのような電子群の1つがたどる軌跡317を示している。放出された電子が目標の光放射性領域313に達すると、これらの蛍光体が光318を発する。

電子のうちいくつかは必ず目標の蛍光体以外の光放射構造の一部にあたる。軌跡317aによって示されているように、ある電子はスペーサに衝突する。ダークリッジ (dark ridge) 314によって形成されるブラックマトリクスは、行方向において電子が目標外に当たる効果を補償し、シャープなコントラスト及び高い色純度を与える。

光反射層315は、典型的にはアルミニウムからなり、第6図に示すように光放射性領域313及びダークリッジ314上に置かれる。光反射層315の厚さは、層315に衝突する放出された電子のほとんど全

てがわずかなエネルギーロスで層315を通過するように十分に薄い。光放射性領域313に隣接する層315の表面部分は、極めて滑らかであり、領域313によって放射された光の一部は層315によって反射されてフェースプレート302を通過する。光反射層315は、ディスプレイのアノードとしても働く。光放射領域313が層315に接触しているため、アノード電圧は領域313にも加えられる。

スペーサ340及び341は、ディスプレイのアノード側において光反射層315に接触している。ダークリッジ314が光放射領域313よりもバックプレート313に向かってより突出しているため、スペーサ340及び341はリッジ314の上面 (第6図に示した向きでは下面) に沿って層315の一部に接触する。リッジ314がこのように突出していることによって、スペーサ340及び341が光放射性領域313に接触してそれに損傷を与えるのが防止される。フェース金属被覆ストリップ330乃至333は層315と境界を接しており、

従って層315に電氣的につながっている。

電気伝導性材料（図示せず）をフェースプレート構造350のアクティブ領域の外（即ち、フェースプレート構造350の外側エッジ周り）に配置して、フェース金属被覆ストリップ330乃至333と層315との間を電氣的に接続することもできる。例えば、フェース金属被覆ストリップ330乃至333及び層315を、フェースプレート構造350の外側エッジまで延在させ、電気伝導性のフリット（frit）に接続させてもよい。このフリットはフェースプレート構造350の外側エッジをフラットパネルディスプレイに結合するガラス複合材である。フリットはガラス複合材中に金属粒子を含ませることによって電気伝導性となることができる。

フェース金属被覆ストリップ330乃至333と層315との間の電

氣的接続によって、フェース金属被覆ストリップ330乃至333は層315と同じ高い電圧にバイアスされる。その結果、フェース金属被覆ストリップ330乃至333の近辺においてスペーサ340及び341の表面に衝当する浮遊電子は、フェース金属被覆ストリップ330乃至333へと移動する。こうして、光放射構造306に隣接するスペーサ340及び341の端部近辺において電荷の蓄積が防止される。

電位調節電極またはフェース金属被覆ストリップを電源に接続するのにも電気伝導性のフリット材料を用いることができる。第7図は、本発明に基づくスペーサ700の電位調節電極701及び702の電源回路703への接続を示している。電位調節電極701及び702はフラットパネルディスプレイのアクティブ領域の外においてスペーサ700に沿って延在している。電位調節電極701及び702は更にスペーサ700のエッジ面の1つまで延在している。電気伝導性フリット材料715及び716の一部によって、電極701及び702はバックプレート構造720の基板721上で電極711及び712に接続されている。電極701及び702は、電源回路703に接続され、それによって所望の電圧が電位調節電極701及び702に加えられるようになっている。フリットの部分715及び716は、スペーサ700を支持するのを補強する働きもしている。

。フリット715乃至716は、スクリーン印刷や従来のフォトリソグラフィ技術を含む様々な方法によって形成することができる。

別の方法として、電極701及び702の一方または両方をスペーサ700の他方のエッジ面まで延在させ、フリット材料を用いてフェースプレート構造（図示せず）上の対応する電極に接続してもよい。他の変形例では、スペーサ700上のフェース金属被覆ストリップ（図示せず）は、上述したようにしてフェースプレートまたはバックプレート構造上

の電極に接続される。

次に方法（2）について説明する。スペーサは電気抵抗性を有するスキン（外皮）を電気絶縁性のコアの外面上に貼り付けることによって形成される。第8図に、絶縁性セラミックコア401と電気抵抗性スキン402及び403とを用いて形成された積層ウェハ400を示す。一実施例では、絶縁性コア401は7.5乃至75 μm の厚さを有するアルミナセラミックテープから形成される。アルミナセラミックコアを形成するため、まずアルミナ粉末を有機材料中に拡散させ、有機材料中にアルミナ粉末が均一に分散するようにする。このような分散は、ボールミル、振動ミル、遊星ミルまたは他の当業者には公知の装置で実現可能である。分散された粉末と有機材料の混合体は、テープ casting またはロール圧密成形（roll compaction）のようなプロセスによってテープ状に形成される。テープ casting では、有機スラリーがドクターブレードの下を流され、それによって薄いフィルムがならされて均一な高さにされる。溶剤及び他の有機成分を慎重に制御することによって、このスラリーのフィルムを乾燥して厚さが精密に制御された均一なフィルムを形成することができる。テープを形成する別の方法は、有機混合体中にスラリー状に分散された粉末を、そのスラリーを一對のローラ間を通すことによってテープ状にするというものである。これらのローラはテープを圧迫して均一な厚さにする。これは、一般にロール圧密成形と呼ばれている。結合剤と溶剤の混合体中に分散されたセラミック粉末を特殊な乾燥室中に噴霧することによってロール圧密成形用の原料を作ることにもできる。このプロセスによって粉末及び結合剤の大きな粒子を形成することができる。粉末の特有

の粒子形態構造に対し適切な割合を選択することによって、この“噴霧乾燥”された粉末はさらさらした易流動性の粉末となる。このさらさらした粉末はロール圧密成形プロセス用の取り

扱いの容易な原料となる。

上記において方法（１）に関連して述べた 90/10 アルミナーチタニア組成物及び 2/34/64 組成物は、方法（２）における電気抵抗性スキン 402 及び 403 として使用するのにも適している。電気抵抗性スキン 402 及び 403 として使用するのに適した組成物は他にもたくさん有る。方法（１）に関連して上述した組成物はどれでも使用することができる。強度または均一性の理由により均一な電気抵抗性を有するスペーサを製造するのに使用することができない組成物でも、電気抵抗性スキン 402 乃至 403 の製造に使用することが可能である。従って、抵抗性スキン 402 乃至 403 に対して使用することのできる組成物の範囲はより広い。目的は、適切な範囲の抵抗率を有し、２次電子放出が少なく且つ制御可能な材料を製造することである。

クロム及びアルミニウム酸化物の固溶体は特に有用である。これらの組成物は慎重に制御された雰囲気中で焼成されることを必要とする。このような固溶体の導電メカニズムは複雑である。クロム及びアルミナは固溶体を形成しているため、クロムカチオン同士が離れすぎており、電子はクロムカチオン間を容易に移動することはできない。従って、電荷キャリアは二酸化チタンを微量混入することによって供給される。二酸化チタン（チタニア）は、クロム三二酸化物の焼結に対しても、酸化状態を安定することによってそれを促進する効果がある。クロミアールミナ固溶体を焼成するのに必要とされる還元性雰囲気に対するチタニアの反応により、チタニアはより低い酸化状態へと還元される。このことは、本体の焼結を促進するだけでなく、チタニアの酸化状態を部分的に還元することにより必要とされる導電性を与える効果もある。

クロミアールミナ固溶体の結晶中でのチタニアの溶解度は、約 2% に制限される。その結果、2% より大きな濃度では、チタニアの大部分

は、結晶が焼結過程において成長するに従い、材料の粒子境界へとしみ出ることとなる。従って、チタニアの濃度は無秩序な材料 (disordered material) ほど粒子境界においてかなり高くなる。このような秩序のより乱れた材料により占められる材料の体積割合は、結晶状固溶体の粒子のそれと較べて小さい。しかしながら、そのような材料中にはチタニアが豊富であるため、様々な配位にあるチタンカチオン間の電子の移動は、その固体の大部分を形成する結晶状材料におけるそのような電子の移動と較べてより容易である。従って、これらの組成物中では、電荷の移送はほとんど粒子境界材料を通じてなされる。

チタニークロム-アルミナ固溶体の 2 次電子生成特性は、純粋なクロム酸化物と非常に似ており、これらの材料から形成されたスペーサでは生成される帯電電流が小さく、また、粒子境界における導電率はチタニアの混合を変化させることによって広い範囲で操作可能である。

チタニークロム-アルミナの焼結における挙動は複雑である。適切なスペーサを製造するためには、粒子体積の粒子境界体積に対する適切な割合を維持し、且つ、固溶体の組成だけでなく粒子境界の組成も制御しなければならない。焼成条件、特にピーク温度、炉の雰囲気中の酸素分圧、焼成における温度傾斜、及び焼成時間は、製造される特定の組成物に対し適切でなければならない。10%の三酸化クロムと90%のアルミナの組合せから、90%のクロムと10%のアルミナの組合せの範囲に渡る組成物を形成した。これらの組成物は全て0.25%乃至8%の二酸化チタンによって改質した。炉の雰囲気は、水素雰囲気中の水蒸気としての 10^{-20} atmの酸素分圧から、20%水素80%窒素の混合体中の水蒸気としての3%酸素の範囲で変化させた。

一実施例では、2/34/64組成物が約0.05mmの厚さを有するテープに製造される。

アルミナテープはウェハ状に切断され、絶縁性コア401のような絶縁性コアを形成する。同様に、2/34/64組成物テープはウェハ状に切断されてスキン402及び203のような電気抵抗性スキンを形成する。絶縁性コア401及び抵抗性スキン402及び403は、概ね同じ長さ及び幅寸法を有する。例えば

、絶縁性コア401及び抵抗性スキン402乃至403が各々約10cmの幅を有し15cmの長さを有するようにすることができる。

スペーサは、絶縁性セラミックコア401の両側に抵抗性スキン402及び403を設けた積層として形成される。各層の厚さは完成した積層が所望のスペーサ厚さを有するように選択される。一実施例では、スペーサは0.3175mmの厚さのセラミックコアに0.0127mmの厚さの抵抗性スキンを取着することによって形成される。これらの層は、未焼成材料を溶融するべく十分に加熱し圧力を与えることができるように調節された金属製ローラの間を3層の未焼成層401乃至403からなるストリップを連続的に通すことによって貼り合わせることができる。この方は、積層を形成するための連続動作可能な且つ安価な方法を提供する。約100℃の温度にて、未焼成層401乃至403はローラ間を通過するとき容易に溶融する。その結果、積層ウェハ400が形成される。

方法(2)の残りの処理過程(例えばフェース及び/またはエッジ金属被覆ストリップの形成)は、方法(1)に関して上述した過程と同様である。しかしながら、方法(2)では、還元性雰囲気中でのウェハ400の焼成過程は、積層ウェハ400の還元される程度がより大きくなるように実行される。これには、スペーサのバルク抵抗率をあまり低下させることなく抵抗性スキン402及び403の電気抵抗率を減少させることができるという利点がある。抵抗性スキン402及び403の望

ましい電気抵抗率は 10^5 乃至 $10^{10} \Omega \text{ cm}$ である。

第9図は、方法(2)によって形成されたスペーサ404を示している。スペーサ404は、電気抵抗性スキン402及び403と絶縁性コア401の一部を含んでいる。スペーサ404は抵抗性スキン402の外表面407上にフェース金属被覆ストリップ405及び406が形成され、抵抗性スキン403の外表面410上にフェース金属被覆ストリップ408及び409が形成されている。また、スペーサ404はエッジ面414上にエッジ金属被覆ストリップ412が形成され、エッジ面418上にエッジ金属被覆ストリップ416が形成されている。フェース金属ストリップ405乃至406及び408乃至409のみ、またはエッ

ジ金属被覆ストリップ412及び416のみを備えるようにスペーサ404を形成してもよい。

方法(2)によって形成された積層スペーサの全体としての厚さは、方法(1)によって形成された均質なスペーサの厚さと概ね同じである。抵抗性スキン402及び403は70乃至80 μm の最小厚さで鋳造することができる。

方法(2)によって形成された積層スペーサ404は、コア401の絶縁特性により、高いバルク抵抗率を示すという利点がある。積層スペーサ404の強度は、絶縁性コア401を形成するのに使用される材料(例えばアルミナ)の強度に概ね等しい。更に、方法(2)に関連して行われる過程によって、スキン402及び403のシート抵抗を制御することは比較的容易となっている。

更に、スキン402及び403は薄く且つ絶縁性コア01によって分離されているため、ピンホールのような欠陥は均質な構造のスペーサほど重要ではない。微小なピンホールは2つの理由によりスペーサ404の動作に悪影響を与えない。1つの理由は、スキン402及び403の

厚さより直径の小さな孔があっても、絶縁性コア401はフェースプレート構造とバックプレート構造との間を移動する電子から効果的にシールドされるということである。もう1つの理由は、スペーサ404の強度及び他の特性は、スキン402及び403中の小さな欠陥によってはほとんど影響を受けないということである。これは、そのような欠陥はコア401で止められるため、従ってコア401を通過して伝搬しスペーサ404に欠陥を生じさせるということができないからである。

方法(2)の変形例では、積層ウェハ400のような積層ウェハが、遷移金属酸化物を含有するセラミックを含む他のセラミック組成物から形成されるスキンを用いて製造される。このようなスペーサに適する組成物は数多くある。遷移金属酸化物の組成物に加え、銅(例えば酸化銅)、カルコゲニド(chalcogenide)の族(families)及び適切な範囲内の抵抗率を有する半導体を含む組成物がある。

次に方法(3)について説明する。スペーサの電気絶縁性セラミックコアは、

高い酸化状態で存在する遷移金属酸化物を含有するアルミナのようなセラミック組成物から形成することができる。電気抵抗性スキンは、スペーサの外表面を化学的に還元することによってスペーサの外表面に形成される。スペーサの外表面を還元することにより、これらの外表面における遷移金属イオンの配位が変化し、それによって遷移金属酸化物がスペーサの外表面において電気抵抗性を有するようになるのである。スペーサコアは電気絶縁性を保つ。この還元過程は、様々な異なる方法で実行可能であり、例えばスペーサを還元性雰囲気中で焼成したり、あるいはスペーサをレーザービームに曝したり、荷電粒子または光の照射に曝したりすることによって実行可能である。

方法(3)に基づいて形成されるスペーサは、抵抗率が選択的に還元することによって変化し得るように製造されたセラミック組成物から形

成される。セラミック組成物は、その抵抗率が組成物中の少なくとも1つの成分の酸化状態によって決まるように選択される。セラミック組成物は、また、その表面の選択的還元によって組成物の電気抵抗率が変化することが可能な結晶構造を有するように選択される。このような特性を有する組成物には、チタン酸バリウム、チタン酸鉛及びチタン酸ビスマスのような中心非対称性チタン酸塩、遷移金属酸化物を含有するガラスが含まれる。これらの組成物の混合物もまた使用可能である。鉄及びクロム含有ガラス(典型的には高圧絶縁碍子連に使用される上薬として使用される)などの工業用材料を使用することもできる。

上記に示した各組成物では、抵抗率はある配位にある遷移金属カチオンの別の配位にある遷移金属カチオンに対する割合によって決定される。例えば、チタンカチオンが電荷キャリアであるような組成物では、 Ti^{3+} カチオンの Ti^{4+} カチオンに対する割合によって組成物の抵抗率が決まる。同様に、バナジウムカチオンが電荷キャリアであるような組成物では、 V^{4+} カチオンの V^{5+} カチオンに対する割合によって抵抗率が定まる。上書きで示した数字は、最も近い近接する酸素アニオンの数を示している。これらの割合を変えることにより、組成物の抵抗率を変えることができる。これらの組成物の酸化状態を制御することによって、外面の抵抗率より大幅に高い抵抗率を備えたコアを有するスペーサを形成すること

ができる。

遷移金属カチオンが組成物中に、組成物の結晶格子の（復元型（reconstructive）でなく）変位型転移によってカチオンの酸化状態が変化可能なように拘束されているということが大切である。変位型転移は、材料の溶融点よりはかなり低い、スぺーサがフラットパネルディスプレイ中で使用されるとき曝される温度よりはるかに高い温度において生じる。従って、組成物の電気的特性は使用中は安定である。

適切なセラミック組成物を形成する1つの方法は、遷移金属をケイ酸塩ガラス中に溶かすことである。遷移金属カチオンは電荷キャリアとなり、電気伝導性を与える。材料中に存在する電荷キャリアの数は、2つの関連する配位にあるカチオン（例えばチタンの場合 Ti^{3+} と Ti^{4+} ）の割合に依存する。各配位にあるカチオンの数は、組成物の全体的な酸化状態の関数となる。この酸化状態が変化すると、導電率も変化する。遷移金属イオンを含むガラスまたはガラスセラミックは、結晶構造がカチオン配位の変位型転移を可能としている場合、低温における還元または酸化によって変化し得る。従って、遷移金属酸化物ガラスは、スぺーサとして機能し得る。また、そのようなガラスは、特定の値に調整されたTCE及び2次電子放出を具現する材料を生成するべく他のセラミック成分を充填することもできる。

遷移金属酸化物が非常に安定な結晶中に分散されている場合は、カチオンの配位を変えることは非常に困難である。そのような結晶の電気抵抗率を大きく減少させるには、高温での復元型転移を引き起こさなければならない。クロミアーアルミナ固溶体は、固溶体の抵抗率を低減するには復元型転移を経なければならないような安定な結晶の例である。

変位型転移によって酸化状態の変化が可能なセラミック組成物を選択した後、方法（1）に関連して上述したのと同様にしてスぺーサが形成され焼成される。焼成雰囲気は、導電性を与える酸化物系の選択によって決定される。例えば、チタンまたは鉄がアクティブカチオンとして選択された場合、初期の焼成過程は空気中で行われる。この空気中での焼成によって、ほとんどのチタンまたは鉄カチ

オンは高い配位状態（例えば Ti^{4+} ）に置かれる。従って、低い配位にあるカチオン（例えば Ti^{3+} ）の高い配位にあるカチオン（例えば Ti^{4+} ）に対する割合は低い。従って、結果として得られる組成物は電気絶縁性となる。

導電性層が、還元性雰囲気における第2の焼成によって組成物の外面に形成される。この第2の焼成によって、チタンまたは鉄カチオンのいくつかを取り巻くアニオン格子に空孔が生じる。その結果、チタンを使用する場合、 Ti^{3+} の Ti^{4+} に対する割合が上昇し、組成物は外面においてより導電性が高くなる。これらの電気抵抗性を示すスキンの深さは、焼成時間及び温度を適切に組み合わせることによって調整することができる。例えば、空气中で焼成された鉛バリウムチタン酸塩組成物を10%水素、90%窒素の雰囲気中に8時間ほど950℃の温度で置くことによって、抵抗性スキンが形成された。ウェハの抵抗性スキンを形成した後、このウェハを金属被覆し、さらに切断してスペーサを形成することができる。

抵抗性スキンの厚さ及び抵抗率は、スペーサで消費される電力を低減するように、または電力消費を上昇させることなくより低い表面抵抗率を有する材料の使用を可能とするように選択することができる。電気抵抗性スキンは、典型的には、 10^6 乃至 $10^9 \Omega \text{ cm}$ の抵抗率を有するように形成される。

第10図は、方法（3）に基づいて形成されたウェハ500の斜視図である。一実施例では、ウェハ500は約100 μm の厚さを有する。

第11図は、ウェハ500から形成されたスペーサ510を示している。電気抵抗性スキン502及び503により、外面504及び505における比較的低い表面抵抗率からコア501における比較的高いバルク抵抗率へと抵抗率は徐々に変化している。フェース金属被覆ストリップ516及び517が外面504上に形成されており、フェース金属被覆ストリップ519及び520がスペーサ510の外面505上に形成されている。また、エッジ金属被覆ストリップ524及び525がエッジ面526及び527上にそれぞれ形成されている。金属被覆ストリップ

プ516乃至517、519乃至520及び524乃至525は、方法(1)に関連して上述したのと同様に形成される。

方法(3)の一変形例では、ウェハ500が最初の焼成過程の前にスリットを入れられてストリップ状にされる。これらのストリップを還元性雰囲気中で焼成するとき、外面全体(外面504及び505、エッジ面526及び527を含む)の遷移金属酸化物が電気抵抗性となる。

方法(3)の別の変形例では、得られるスペーサの2次電子放出を増加させることなく焼成温度及び抵抗率を低下させるため、 B_2O_3 がセラミック組成物中に含まれる。

方法(3)に基づいて製造されるスペーサは、高いバルク抵抗率と低い2次電子放出係数を有するという利点がある。そのようなスペーサは、従って、電力損失を低下させ、フラットパネルディスプレイの動作中におけるスペーサ近辺の電圧の乱れを軽減する。

次に方法(4)について説明する。ウェハ600が、中実の電気絶縁性コアに電気抵抗性コーティングを施し、その結果得られる構造を焼成することによって形成される。第12図に方法(4)に従って形成されるウェハ600を示す。中実の電気絶縁性コア601は、100%アルミナセラミックを鋳造または圧密成形して厚さ100 μm のテープ状にすることによって形成することができる。このテープは切断されてウェハ(またはストリップ)にされ、約2時間、1500乃至1700 $^{\circ}C$ の温度で焼成される。

電気抵抗性コーティング602及び603は、コア601が大きなウェハ形状にある間にコア601に施される。コア601及び抵抗性コーティング602乃至603は、焼成された後、スペーサを形成するべく、ストリップ状に切断される。

電気絶縁性コーティング602及び603は、塗料または染料を表面

に塗布するのに用いることのできる任意の方法を用いてコア601に塗布される。これらの方法には、スクリーン印刷、スプレー(噴霧)、ロールコーティング、ドクターブレードを用いる方法あるいはデカルコマニア(decal)を適用する

方法（転写法）などが含まれる。これらの方法のうちいくつかについて以下に説明する。

スクリーン印刷では、抵抗性材料は、抵抗性材料を有機懸濁液中に混入することによって形成されるインクまたはペーストとして施される。懸濁液は、Tシャツまたは印刷ポスターに図柄を描くのに使用されのと非常によく似た方法で網目（通常ステンレススチール）を通して押し付けられる。ペーストは、スクリーンの上面におかれ、それをスキージブレード（squeegee blade）がこすることにより薄いペーストのコーティングがスクリーンを通して下に位置するコア 6 0 1 に施される。ペーストの粘ちゅう度、網目の穴の大きさ及び厚さ、及びスキージの速度及び柔らかさを適切に選択することにより、精密に制御されたペーストの層がコア 6 0 1 に転写される。

別の方法として、抵抗性材料を希釈剤溶液中に分散させ、コア 6 0 1 の表面上にスプレーすることもできる。このプロセスは塗料のスプレーと同様である。

ロールコーティングでは、基板を特殊な溝の付けられたラバーローラの下を通過させることにより、有機懸濁液中の抵抗性材料の薄い層がコア 6 0 1 の表面上に付着される。溝の構造を選択し、且つこの構造に合わせて有機懸濁液を調合することにより、薄い抵抗性コーティング 6 0 2 及び 6 0 3 をコア 6 0 1 上に非常に高速に塗布することができる。

ドクターブレードを用いた方法（ドクターブレードイング）によって正確な厚さのコーティングを施すこともできる。ドクターブレードイングでは、有機懸濁液中の抵抗性材料のプールがコア 6 0 1 の上方に位置

させたブレードの背後にトラップされて形成される。コア 6 0 1 をブレード及びプールに対し一定のスピードで動かすことにより、一定の、制御された厚さの材料がブレードの下から表面上へと引き出される。

抵抗性材料を有機材料中に分散させ、上述したテープ製造方法と同様の方法を用いてテープを形成することもできる。このテープをコア 6 0 1 の大きさに合わせて切断し、コア 6 0 1 上に圧着する。コア 6 0 1 のプラスチック成分は、粘着性を与えるように選択される。あるいは、別個の接着層を設けてもよい。

使用可能な電気抵抗性材料には、これに限定するわけではないが、上述した様々な電気抵抗性セラミック組成物が含まれる。コア601及び電気抵抗性コーティング602及び603は、方法(1)に関連して上述したパラメータに従って焼成される。焼成されたウェハ600は、方法(1)に関連して上述したのと同じ方法で加工処理される。

第13図は、ウェハ600から製造されたスペーサ610を示している。スペーサ610は、電気絶縁性コア610と電気抵抗性コーティング602及び603を含んでいる。フェース金属被覆ストリップ615及び616がスペーサ610の外表面617上に形成されており、フェース金属被覆ストリップ619及び620がスペーサ610の外表面621上に形成されている。また、エッジ金属被覆ストリップ624及び625が、スペーサ610のエッジ面626及び627上に形成されている。

方法(4)の一変形実施例では、絶縁性コア601を焼成する前に、抵抗性コーティング602及び603が絶縁性コア601上に塗布される。この場合もまた、使用可能な抵抗性コーティングには、限定するわけではないが、上述したようなアルミナ及び遷移金属酸化物の組合せが含まれる。電気抵抗性コーティングは、典型的には、スクリーン印刷、スプレーペインティング、ロールコーティング、ドクターブレードイン

グまたはデカルコマニアを適用することによって施される。方法(4)のこの変形例では、抵抗性コーティング602及び603のコア601への拡散によって導電率が望ましい値より低い層が生成され、更なる還元過程が必要となる可能性がある。一般に、拡散の程度が大きいほど、コーティング602及び603の導電率は小さくなる。選択された格子において、結晶の非還元型の再構成が可能である場合(例えば、酸素の空孔を埋めるなど)、還元過程によって、方法(3)に関連して上述したのと同様にしてコーティング602及び603の表面に薄い導電性層を形成することができる。

方法(4)のこの変形例の残りの過程は、方法(1)に関連して上述した過程と同様である。

方法（４）の別の変形例では、抵抗性コーティング 602 及び 603 が、高電圧絶縁碍子の絶縁破壊を抑制するために開発された導電性上薬から形成される。これらの上薬は所望の電気抵抗率を示し、十分低い温度で処理可能である。使用可能な抵抗性コーティングを形成するべく、鉄、クロム、またはチタンのような遷移金属をこれらの上薬中に溶かすこともできる。この目的に使用可能な工業用組成物は数多くある。これらのほとんどは、酸化物の形態の溶解された鉄、チタン及び／またはクロムを含んでいる。

方法（１）から（４）について、アルミナセラミックコアに関して上述したが、他のセラミック組成物、例えばムライト（mullites）、キン青石（cordierites）、ほう珪酸塩バリウム、けい酸鉄、充填材入りガラス、及びゼロ縮みトレランス（zero shrink tolerance：ZST）材料、を使用することも可能である。ZST 材料は、ガラスとセラミック充填材成分の性質をバランスさせることによりそれらの固有の特性を得ている。遷移金属酸化物を、ZST 材料の特性を大きく変えることなく、ガ

ラス成分中に混入することが可能である。ガラスは ZST 材料の構造全体に亘って連続なマトリクスを形成するため、ガラス相を制御可能な導電体により、十分、スペーサの電気抵抗率を制御することができる。

上述したスペーサのあるものはフェース及びエッジ金属被覆ストリップを両方とも有するものとして説明したが、これらのスペーサはエッジ金属被覆ストリップのみ、またはフェース金属被覆ストリップのみを有するようにすることもできる。更に、これらの各スペーサは、方法（１）に関連して述べた電位調節電極を含むようにすることもできる。

本発明の様々な実施例について説明してきた。上記説明は例示を目的としたものであって、制限的なものではない。例えば、スペーサの長さは、スペーサが“柱”または“壁”をなすように変更可能である。従って、当業者には明らかなように、本発明に対し特許請求の範囲を逸脱することなく変形変更が可能である。

【図1】




FIG. 1

【図 2】




FIG. 2

【図 3】




FIG. 3

【図 4】




FIG. 4

【图5】




FIG. 5a






FIG. 5b

【図 5】



【図 6】




FIG. 6

【図7】




FIG. 7

【図 8】




FIG. 8

【図 1 0】




FIG. 10

【図 1 1】




FIG. 11

【図 1 2】




FIG. 12

【図 1 3】




FIG. 13

【手続補正書】特許法第184条の8第1項

【提出日】1997年4月1日

【補正内容】

明細書

フラットパネルディスプレイ用スペーサ構造及びその製造方法

発明の背景

1. 発明の技術分野

本発明は、フラット陰極線管（CRT）ディスプレイのようなフラットパネル装置に関する。特に、本発明はフラットパネル装置のフェースプレート構造及びバックプレート構造を内部において支持するためのスペーサ構造に関する。

2. 関連技術

近年、従来のビーム偏向型CRTディスプレイに代わるより軽くかさばらないディスプレイを提供するべくフラットCRTディスプレイ（“フラットパネルディスプレイ”としても知られている）を実現するため多くの試みがなされている。フラットCRTディスプレイに加えて、プラズマディスプレイなどの他のフラットパネルディスプレイも開発されている。

フラットパネルディスプレイでは、フェースプレート構造、バックプレート構造、及びフェースプレート及びバックプレート構造の周縁部においてこれらを接続する壁によって、エンクロージャが形成される。あるフラットパネルディスプレイでは、このエンクロージャは真空圧（例えば、典型的には 13.3×10^{-6} パスカル（ 1×10^{-7} Torr）以下）に保持される。フェースプレート構造は絶縁性のフェースプレートと、この絶縁性フェースプレートの内面上に形成された光放射構造とを含む。光放射構造は、蛍光体またはディスプレイのアクティブ領域を定める蛍光体パターンのような光放射エレメントを含む。バックプレート構造は、絶縁性のバックプレートと、このバックプレートに隣接して配置された電子放出素子とを含む。電子放出素子は励起されると電子を放

出し、放出された電子は蛍光体へと加速され、蛍光体に光を放射させる。

更に、これらのスペーサはディスプレイでの使用に限定されるものではなく、コピー機やプリンタのような装置（これらの装置では他の媒体上に再生されるべき画像のスキャンがなされる）における、あるいは位相調整アレイレーダ装置のような装置における光アドレッシング、光信号処理といった目的に用いられる他のフラットパネル装置においても使用することができる。更に、本発明は例えば円形といった長方形ではないスクリーン形状や、車両のダッシュボードや航空機の制御パネルにおいて使用されうるような不規則なスクリーン形状を有するフラットパネル装置にも適用可能である。

本明細書中において、フラットパネルディスプレイとは、フェースプレート構造とバックプレート構造とが概ね平行に配置され、ディスプレイの厚さが従来のビーム偏向型CRTディスプレイに較べて薄く、且つディスプレイの厚さがフェースプレート及びバックプレート構造に対し概ね垂直な方向に測定されるようなディスプレイのことである。典型的には、必須というわけではないが、フラットパネルディスプレイの厚さは5cm未満である。フラットパネルディスプレイの厚さは5cmよりずっと薄いこともしばしばあり、例えば0.5乃至2.5cmのこともある。

本発明のスペーサはフラットパネルディスプレイに使用することができる。

本発明に基づくスペーサの製造方法にはいくつかある。これらの方法には、（1）遷移金属酸化物を含むセラミックまたは遷移金属酸化物を添加することによって電気抵抗性を有するようにされ且つ所望の電子放出及び熱膨張特性が得られるように充填剤が選択された充填剤入りガラスシステムのような均一な電気抵抗性材料の固体片からスペーサを製造する方法、（2）電気絶縁性コアの外面上に電気抵抗性スキンを貼り付

けることによってスペーサを製造する方法、（3）電気絶縁性セラミック組成物の外面を還元することによってスペーサの外面に電気抵抗性スキンを生成することにより電気絶縁性セラミック組成物からスペーサを製造する方法、及び（4）電気絶縁性コアを電気抵抗性材料でコーティングすることによってスペーサを製造する方法が含まれる。

クロミアを使用することには、結果として得られるセラミックの2次電子放出が少なくなるという利点がある。例えば、アルミナ及びクロミアを含むセラミック組成物では、2次電子放出を2 k Vにおいて2未満とすることができる。これは、スパーサの周りの電圧の歪みを軽減するという利点がある。

クロミアとアルミナの相対的な量を制御することによって、形成されるセラミック組成物のT C Eは、アルミナのT C E (約7 2) とクロミアのT C E (約8 4) の間の任意の値に制御することができる。ある実施例では、アルミナ及びクロミアに二酸化シリコン (シリカ) が加えられ、T C Eは7 0付近に保たれる。アルミナ及びクロムの三二酸化物 (Eskolaite)、連続した範囲の固溶体を形成し、それらは全てコランダム (corundum) 結晶構造を有することが知られている。X線回折を用いた研究により、この結晶構造は2 0 %に達するシリカ添加物を受け入れているときでもコランダムとして維持され得ることが明らかとなっている。鉄またはバナジウムの酸化物のような他の遷移金属酸化物を用いて電気抵抗性を有するセラミック組成物を生成することもできる。

方法 (1) において、スパーサは、セラミック粉末、有機結合剤及び溶媒を従来のボールミルで混合することによって生成されるスラリーから形成される。ある特定の実施例では、このスラリーは9 0 %のアルミナと1 0 %のチタニアを含むセラミック組成物である (以後、“9 0 / 1 0 アルミナーチタニア組成物”と呼ぶ)。表 1 にそのようなスラリーの配合を示す。

表 1

アルミナ粉末	2 9 2 グラム
チタニア粉末	3 2 グラム
B u t v a r B 7 6 (商標)	3 4 グラム
サンチサイザー 1 5 0 (商標)	1 0 グラム
Kellox Ze Menahden 油 (商標)	0 . 6 5 グラム
エタノール	1 0 5 グラム
トルエン	1 2 7 グラム

別の実施例では、スラリーは 2% のチタン、34.3% のアルミナ及び 63.7% のクロミアを含むセラミック組成物である（以後、“2/34/64 組成物” と呼ぶ）。表 2 にそのようなスラリーの配合を示す。

表 2

アルミナ粉末	111.1 グラム
クロミア粉末	206.4 グラム
チタニア粉末	6.48 グラム
Butvar B76 (商標)	34 グラム
サンチサイザー 150 (商標)	10 グラム
Kellox Ze Menahden 油 (商標)	0.65 グラム
エタノール	105 グラム
トルエン	127 グラム

他の実施例では、焼結を促進したりあるいは粒子サイズを制御したりするために選択された改質剤 (modifier) もセラミックの配合中に含まれる。二酸化シリコン、酸化マグネシウム、及び酸化カルシウムのような化合物を改質剤として使用することができる。

従来方法を使い、微粉状にされたスラリーを用いて 110 乃至 120 μm の厚さを有するテープが鑄造される。一実施例では、このテープは幅 10 cm、長さ 15 cm の大きなウェハに切断される。これらのウェハは従来のフラットなセッター上に載置され、空気及び／または還元性雰囲気の中で所望の抵抗率を有するようになるまで焼かれる。

ペーストの粘ちゅう度、網目の穴の大きさ及び厚さ、及びスキージの速度及び柔らかさを適切に選択することにより、精密に制御されたペーストの層がコア 601 に転写される。

別の方法として、抵抗性材料を希釈剤溶液中に分散させ、コア 601 の表面上にスプレーすることもできる。このプロセスは塗料のスプレーと同様である。

ロールコーティングでは、基板を特殊な溝の付けられたラバーローラの下を通

過させることにより、有機懸濁液中の抵抗性材料の薄い層がコア601の表面上に付着される。溝の構造を選択し、且つこの構造に合わせて有機懸濁液を調合することにより、薄い抵抗性コーティング602及び603をコア601上に非常に高速に塗布することができる。

ドクターブレードを用いた方法（ドクターブレードイング）によって正確な厚さのコーティングを施すこともできる。ドクターブレードイングでは、有機懸濁液中の抵抗性材料のプールがコア601の上方に位置させたブレードの背後にトラップされて形成される。コア601をブレード及びプールに対し一定のスピードで動かすことにより、一定の、制御された厚さの材料がブレードの下から表面上へと引き出される。

抵抗性材料を有機材料中に分散させ、上述したテープ製造方法と同様の方法を用いてテープを形成することもできる。このテープをコア601の大きさに合わせて切断し、コア601上に圧着する。コア601のプラスチック成分は、粘着性を与えるように選択される。あるいは、別個の接着層を設けてもよい。

使用可能な電気抵抗性材料には、上述した様々な電気抵抗性セラミック組成物が含まれる。コア601及び電気抵抗性コーティング602及び603は、方法（1）に関連して上述したパラメータに従って焼成される。焼成されたウェハ600は、方法（1）に関連して上述したのと

同じ方法で加工処理される。

請求の範囲

1. フラットパネルディスプレイであって、

フェースプレートと該フェースプレートの内面に沿って配置された光放射構造とを有するフェースプレート構造と、

バックプレートと該バックプレートの内面に沿って配置された電子放出構造とを有するバックプレート構造と、

前記光放射構造と前記電子放出構造との間に延在するスペーサとを含み、

前記スペーサがセラミックと該セラミックの概ね全体に渡って分散された遷移

金属酸化物とを含んでいることを特徴とするフラットパネルディスプレイ。

2. 前記スペーサが更に、

前記光放射構造に隣接する前記スペーサの外面に沿って配置された第1のフェース金属被覆ストリップと、

前記電子放出構造に隣接する前記スペーサの外面に沿って配置された第2のフェース金属被覆ストリップとを含んでいることを特徴とする請求項1に記載のフラットパネルディスプレイ。

3. 前記第1フェース金属被覆ストリップが前記光放射構造に電氣的に接触しており、前記第2フェース金属被覆ストリップが前記電子放出構造に電氣的に接触していることを特徴とする請求項2に記載のフラットパネルディスプレイ。

4. 前記電子放出構造が1以上の集束用リッジを含んでおり、前記第2フェース金属被覆ストリップが前記集束用リッジに電氣的に接触していることを特徴とする請求項3に記載のフラットパネルディスプレイ。

5. 更に、

前記スペーサの外面に沿って配置された第1フェース金属被覆ストリ

ップと、

前記フェースプレート構造の外側エッジに沿って形成された電気伝導性のフリットとを含み、

前記第1フェース金属被覆ストリップが前記フリットに電氣的に接触していることを特徴とする請求項1に記載のフラットパネルディスプレイ。

6. 前記電気伝導性フリットが前記フェースプレート構造上にスクリーン印刷されていることを特徴とする請求項5に記載のフラットパネルディスプレイ。

7. 前記スペーサが前記光放射構造に隣接して位置する第1エッジ面と前記電子放出構造に隣接して位置する第2エッジ面とを有しており、当該フラットパネルディスプレイは更に、

前記第1エッジ面上に配置され、前記第1フェース金属被覆ストリップと前記光放射構造とに接触する第1エッジ金属被覆ストリップと、

前記第2エッジ面上に配置され、前記第2フェース金属被覆ストリップと前記

電子放出構造とに接触する第2エッジ金属被覆ストリップとを含んでいることを特徴とする請求項2に記載のフラットパネルディスプレイ。

8. 更に、

前記スペーサの外面上に間隔をおいて配置された複数の電位調節電極と、

前記第1及び第2フェース金属被覆ストリップに接続された電源回路とを含み、該電源回路は前記光放射構造と前記電子放出構造との間の電圧分布を制御することを特徴とする請求項2に記載のフラットパネルディスプレイ。

9. 前記電源回路が前記電位調節電極に接続されていることを特徴とす

る請求項8に記載のフラットパネルディスプレイ。

10. 前記電位調節電極の各々が前記スペーサの同じ面上に配置されていることを特徴とする請求項8に記載のフラットパネルディスプレイ。

11. 前記第1及び第2フェース金属被覆ストリップが、前記電位調節電極と同じスペーサの面上に配置されていることを特徴とする請求項10に記載のフラットパネルディスプレイ。

12. 前記スペーサが前記光放射構造に隣接して位置する第1エッジ面と前記電子放出構造に隣接して位置する第2エッジ面とを有しており、当該フラットパネルディスプレイは更に、

前記第1エッジ面に沿って配置され、前記光放射構造に電氣的に接触する第1エッジ金属被覆ストリップと、

前記第2エッジ面に沿って配置され、前記電子放出構造に電氣的に接触する第2エッジ金属被覆ストリップとを含むことを特徴とする請求項1に記載のフラットパネルディスプレイ。

13. 前記セラミックがアルミナであることを特徴とする請求項1に記載のスペーサ。

14. 前記遷移金属酸化物がチタニア、クロミア、酸化鉄または酸化バナジウムであることを特徴とする請求項1に記載のスペーサ。

15. 前記遷移金属酸化物がチタニア及びクロミアからなることを特徴とする請求項1に記載のスペーサ。

16. 前記セラミックが0.25乃至8%のチタニアを含んでいることを特徴とする請求項15に記載のスペーサ。

17. 前記スペーサが概ね2%のチタン、34%のアルミナ及び64%のクロミヤを含んでいることを特徴とする請求項15に記載のスペーサ。

18. フラットパネルディスプレイであって、

フェースプレートと該フェースプレートの内面に沿って配置された光

放射構造とを有するフェースプレート構造と、

バックプレートと該バックプレートの内面に沿って配置された電子放出構造とを有するバックプレート構造と、

前記光放射構造と前記電子放出構造との間に延在するスペーサとを含み、

前記スペーサが電気絶縁性セラミックコアと該スペーサの外面上に配置された電気抵抗性スキンとを含み、前記電気抵抗性スキンがセラミックと該セラミック中に分散された遷移金属酸化物とを含んでいることを特徴とするフラットパネルディスプレイ。

19. 前記スペーサが更に、

前記光放射構造に隣接する前記スペーサの外面に沿って配置された第1のフェース金属被覆ストリップと、

前記電子放出構造に隣接する前記スペーサの外面に沿って配置された第2のフェース金属被覆ストリップとを含んでいることを特徴とする請求項18に記載のフラットパネルディスプレイ。

20. 前記第1フェース金属被覆ストリップが前記光放射構造に電氣的に接触しており、前記第2フェース金属被覆ストリップが前記電子放出構造に電氣的に接触していることを特徴とする請求項19に記載のフラットパネルディスプレイ。

21. 前記電子放出構造が1以上の集束用リッジを含んでおり、前記第2フェース金属被覆ストリップが前記集束用リッジに電氣的に接触していることを特徴とする請求項20に記載のフラットパネルディスプレイ。

22. 更に、前記フェースプレート構造の外側エッジに沿って形成された電気伝導性のフリットを含んでおり、

前記第 1 フェース金属被覆ストリップが前記フリットに電氣的に接触していることを特徴とする請求項 1 9 に記載のフラットパネルディスプレイ。

レイ。

2 3. 前記スペーサが前記光放射構造に隣接して位置する第 1 エッジ面と前記電子放出構造に隣接して位置する第 2 エッジ面とを有しており、前記スペーサが更に、

前記第 1 エッジ面上に配置され、前記第 1 フェース金属被覆ストリップと前記光放射構造とに電氣的に接触する第 1 エッジ金属被覆ストリップと、

前記第 2 エッジ面上に配置され、前記第 2 フェース金属被覆ストリップと前記電子放出構造とに電氣的に接触する第 2 エッジ金属被覆ストリップとを含んでいることを特徴とする請求項 1 9 に記載のフラットパネルディスプレイ。

2 4. 更に、

前記スペーサの外面上に間隔をおいて配置された複数の電位調節電極と、

前記第 1 及び第 2 フェース金属被覆ストリップに接続された電源回路とを含み、該電源回路は前記光放射構造と前記電子放出構造との間の電圧分布を制御することを特徴とする請求項 1 9 に記載のフラットパネルディスプレイ。

2 5. 前記電源回路が前記電位調節電極に接続されていることを特徴とする請求項 2 4 に記載のフラットパネルディスプレイ。

2 6. 前記第 1 及び第 2 フェース金属被覆ストリップと前記電位調節電極とが、前記スペーサの同じ面上に配置されていることを特徴とする請求項 2 4 に記載のフラットパネルディスプレイ。

2 7. 前記スペーサが前記光放射構造に隣接して位置する第 1 エッジ面と前記電子放出構造に隣接して位置する第 2 エッジ面とを有しており、当該フラットパネルディスプレイは更に、

前記第 1 エッジ面に沿って配置され、前記光放射構造に電氣的に接触する第 1 エッジ金属被覆ストリップと、

前記第 2 エッジ面に沿って配置され、前記電子放出構造に電氣的に接触する第

2 エッジ金属被覆ストリップとを含むことを特徴とする請求項 18 に記載のフラットパネルディスプレイ。

28. 前記絶縁性セラミックコアがアルミナを含んでいることを特徴とする請求項 18 に記載のスペーサ。

29. 前記セラミックがアルミナであり、前記遷移金属酸化物がチタニア、クロミアまたは酸化鉄であることを特徴とする請求項 18 に記載のスペーサ。

30. 前記セラミックがアルミナであり、前記遷移金属酸化物がクロミア及びチタニアを含んでいることを特徴とする請求項 18 に記載のスペーサ。

31. 前記絶縁性セラミックコアが遷移金属酸化物を含有するアルミナを含んでおり、前記遷移金属酸化物が高い酸化状態で存在していることを特徴とする請求項 18 に記載のスペーサ。

32. 前記遷移金属酸化物が低い酸化状態で存在していることを特徴とする請求項 18 に記載のスペーサ。

33. 前記電気抵抗性スキンが前記外面上に取着された薄いウェハを含んでいることを特徴とする請求項 18 に記載のスペーサ。

34. スペーサの製造方法であって、

電気絶縁性セラミックと遷移金属酸化物とを含むセラミック組成物からウェハを形成する過程と、

前記ウェハを所望の電気抵抗率を示すようになるまで焼成する過程と、

前記ウェハの相対する外面上にフェース金属被覆ストリップを形成する過程と

、

前記ウェハ及びフェース金属ストリップを焼成する過程と、

前記ウェハを前記フェース金属ストリップに沿って切断し、前記スペーサを形成する過程とを含むことを特徴とする方法。

35. 前記ウェハを所望の電気抵抗率を示すようになるまで焼成する前記過程が、還元性雰囲気中で実行されることを特徴とする請求項 34 に記載の方法。

36. フェース金属被覆ストリップを形成する前記過程が、前記ウェハ上に金属を蒸着させる過程を含んでいることを特徴とする請求項 34 に記載の方法。

37. 前記金属がアルミニウム、クロムまたはニッケルを含んでいることを特徴とする請求項36に記載の方法。

38. 更に、前記スペーサのエッジ面上にエッジ金属被覆ストリップを形成する過程を含んでいることを特徴とする請求項34に記載の方法。

39. フェース金属被覆ストリップを形成する前記過程が更に、前記ウェハの相対する外面の少なくとも一方に電位調節電極を形成する過程を含んでいることを特徴とする請求項34に記載の方法。

40. 前記切断過程が前記ウェハ焼成過程の前に実行されることを特徴とする請求項34に記載の方法。

41. スペーサの製造方法であって、

電気絶縁性セラミックから第1のウェハを形成する過程と、

電気絶縁性セラミックと該セラミック中に分散された遷移金属酸化物とを含むセラミック組成物から第2のウェハを形成する過程と、

前記第1ウェハと第2ウェハとを取着して積層ウェハを形成する過程とを含むことを特徴とする方法。

42. 更に、

前記積層ウェハを前記第2ウェハが所望の電気抵抗率を示すようにな

るまで焼成する過程と、

前記積層ウェハの外面に沿ってフェース金属被覆ストリップを形成する過程と

、
前記積層ウェハを前記フェース金属被覆ストリップに沿って切断し、前記スペーサを形成する過程とを含むことを特徴とする請求項41に記載の方法。

43. 前記絶縁性セラミックがアルミナを含んでいることを特徴とする請求項41に記載の方法。

44. 前記積層ウェハを焼成する前記過程が、前記積層ウェハを還元性雰囲気中で焼成する過程を含むことを特徴とする請求項41に記載の方法。

45. 前記フェース金属被覆ストリップを形成する前記過程が、更に、前記積層ウェハの外面上に金属を蒸着させる過程を含むことを特徴とする請求項42に記

載の方法。

46. 前記金属がアルミニウム、クロムまたはニッケルを含んでいることを特徴とする請求項45に記載の方法。

47. 更に、前記スペーサのエッジ面上にエッジ金属被覆ストリップを形成する過程を含むことを特徴とする請求項41に記載の方法。

48. 更に、前記積層ウェハ上にフェース金属被覆ストリップと電位調節電極とを形成する過程を含むことを特徴とする請求項41に記載の方法。

49. 前記フェース金属被覆ストリップと電位調節電極とが、前記積層ウェハの一面にのみ形成されることを特徴とする請求項48に記載の方法。

50. スペーサの製造方法であって、

電気絶縁性セラミックと遷移金属酸化物とを含み、前記遷移金属酸化

物が高い酸化状態で存在している電気絶縁性セラミック組成物からウェハを形成する過程と、

前記ウェハを還元性雰囲気中で焼成して、前記遷移金属酸化物の配位を変化させ、それによって前記遷移金属酸化物が前記ウェハの外面において低い酸化状態で存在するようにし、前記ウェハの外面が電気抵抗性となるようにする過程とを含むことを特徴とする方法。

51. 更に、

前記ウェハの前記外面上にフェース金属被覆ストリップを形成する過程と、

前記ウェハを前記フェース金属被覆ストリップに沿って切断し、前記スペーサを形成する過程とを含むことを特徴とする請求項50に記載の方法。

52. 前記セラミック組成物がアルミナ及び Cr_2O_3 を含んでいることを特徴とする請求項50に記載の方法。

53. 前記セラミック組成物が更に B_2O_3 を含んでいることを特徴とする請求項52に記載の方法。

54. 前記フェース金属被覆ストリップを形成する前記過程が、前記ウェハ上に金属を蒸着させる過程を含んでいることを特徴とする請求項50に記載の方法。

55. 前記金属がアルミニウム、クロムまたはニッケルを含んでいることを特徴

とする請求項 54 に記載の方法。

56. 更に、前記スペーサのエッジ面上にエッジ金属被覆ストリップを形成する過程を含んでいることを特徴とする請求項 50 に記載の方法。

57. フェース金属被覆ストリップを形成する前記過程が更に、前記ウェハの相対する外面の少なくとも一方に電位調節電極を形成する過程を含んでいることを特徴とする請求項 50 に記載の方法。

58. フェース金属被覆ストリップを形成する前記過程が更に、前記ウェハの相対する外面の一方にのみ電位調節電極を形成する過程を含んでいることを特徴とする請求項 50 に記載の方法。

59. スペーサの製造方法であって、

電気絶縁性セラミックからコアウェハを形成する過程と、

前記コアウェハの表面上に電気抵抗性のコーティングを施す過程とを含み、

前記電気抵抗性コーティングは電気絶縁性セラミックと該セラミック中に分散された遷移金属酸化物とを含んでいることを特徴とする方法。

60. 更に、

前記コアウェハ及び前記抵抗性コーティングを焼成する過程と、

前記抵抗性コーティングの外面に沿ってフェース金属被覆ストリップを形成する過程と、

得られた構造を前記金属被覆ストリップに沿って切断し、前記スペーサを形成する過程とを含むことを特徴とする請求項 59 に記載の方法。

61. 更に、前記抵抗性コーティングを施す前に前記コアウェハを焼成する過程を含むことを特徴とする請求項 59 に記載の方法。

62. 前記コーティングを施す過程が、スクリーン印刷、スプレーによる噴霧、ロールコーティングまたはドクターブレードイングによって前記コアウェハ上に前記抵抗性コーティングを施すか、あるいは前記抵抗性コーティングを含んだデカルコマニアを前記コアウェハに適用することを特徴とする請求項 59 に記載の方法。

63. 前記絶縁性セラミックがアルミナであることを特徴とする請求項 59 に記

載の方法。

64. 前記抵抗性コーティングが、クロミア、チタニア、酸化鉄または酸化バナジウムを含有するアルミナを含んでいることを特徴とする請求

項59に記載の方法。

65. 前記フェース金属被覆ストリップを形成する前記過程が、前記抵抗性コーティング上に金属を蒸着させる過程を含んでいることを特徴とする請求項59に記載の方法。

66. 前記金属がアルミニウム、クロムまたはニッケルを含んでいることを特徴とする請求項65に記載の方法。

67. 更に、前記スペーサのエッジ面上にエッジ金属被覆ストリップを形成する過程を含んでいることを特徴とする請求項59に記載の方法。

68. フェース金属被覆ストリップを形成する前記過程が更に、前記抵抗性コーティングの外面のうち少なくとも一面に電位調節電極を形成する過程を含んでいることを特徴とする請求項59に記載の方法。

69. フェース金属被覆ストリップを形成する前記過程が更に、前記抵抗性コーティングの外面のうち一面にのみ電位調節電極を形成する過程を含んでいることを特徴とする請求項59に記載の方法。

70. スペーサの製造方法であって、

電気絶縁性セラミックと該セラミック中に分散された遷移金属酸化物とを含むセラミック組成物からウェハを形成する過程と、

前記ウェハ上にフェース金属被覆層を形成する過程と、

前記ウェハを基板に取り付ける過程と、

前記フェース金属被覆層をパターンニングして、複数のフェース金属被覆ストリップを形成する過程と、

前記フェース金属被覆ストリップ及びウェハ上に保護層を形成する過程と、

前記ウェハを切断してスペーサストリップを形成する過程と、

前記スペーサストリップ上にエッジ金属被覆層を形成する過程と、

前記保護層を除去する過程と、

前記スペーサストリップを前記基板から取り外す過程とを含むことを特徴とする方法。

71. スペーサであって、

電気絶縁性ガラスと、

当該スペーサが所望の電気抵抗率を有するように前記ガラスの全体に広がって溶解された遷移金属酸化物と、

当該スペーサが所望の2次電子放出を示すように前記ガラス中に分散された充填材とを含むことを特徴とするスペーサ。

【国際調査報告】

INTERNATIONAL SEARCH REPORT

International Application No PL 1/US 96/03640		
A. CLASSIFICATION OF SUBJECT MATTER IPC 6 H01J31/12 H01J9/18 H01J29/82		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) IPC 6 H01J		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched		
Electronic data base consulted during the international search (name of data base and, where practical, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	WO,A,94 18694 (SILICON VIDEO CORP) 18 August 1994 cited in the application see claims 1,3 see page 39, line 15 - line 27 see page 44, line 19 - page 46, line 14	1,3-10, 73
Y	---	2
Y	US,A,4 021 219 (STOCKDALE GEORGE FAIRBANK ET AL) 3 May 1977 see column 6, line 53 - line 59	2
X	PATENT ABSTRACTS OF JAPAN vol. 008, no. 047 (M-280), 2 March 1984 & JP,A,58 202711 (MITSUBISHI KINZOKU KK). 26 November 1983. see abstract	1

	-/--	
<input checked="" type="checkbox"/> Further documents are listed in the continuation of box C.		<input checked="" type="checkbox"/> Patent family members are listed in annex.
* Special categories of cited documents :		
"A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier document but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" documents of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "Z" document member of the same patent family		
Date of the actual completion of the international search 23 July 1996		Date of mailing of the international search report - 2. 08. 96
Name and mailing address of the ISA European Patent Office, P.B. 5418 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+ 31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+ 31-70) 340-3016		Authorized officer Colvin, G

INTERNATIONAL SEARCH REPORT

International Application No.
PCT/US 96/03640

C.(Continuation) DOCUMENTS CONSIDERED TO BE RELEVANT		
Category *	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
P,X	EP,A,0 690 476 (HAMAMATSU PHOTONICS KK) 3 January 1996 see column 1, line 21 - line 23 see column 1, line 53 - line 56 ---	1,2
A	EP,A,0 405 262 (MATSUSHITA ELECTRIC IND CO LTD) 2 January 1991 see column 9, line 29 - column 10, line 1 ---	1,7,19, 26,36, 43,52, 61,72,73
A	EP,A,0 580 244 (PHILIPS ELECTRONICS NV) 26 January 1994 cited in the application see column 4, line 46 - line 54 see column 9, line 11 - line 41 see column 12, line 25 - line 40 -----	1,7,19, 26,36, 43,52, 61,72,73

INTERNATIONAL SEARCH REPORT

Information on patent family members

International Application No.
PCT/US 96/03640

Patent document cited in search report	Publication date	Patent family member(s)	Publication date
W0-A-9418694	18-08-94	US-A- 5477105 AU-B- 6163494 EP-A- 0683920 US-A- 5532548	19-12-95 29-08-94 29-11-95 02-07-96
US-A-4021219	03-05-77	NONE	
EP-A-0690476	03-01-96	JP-A- 8017388	19-01-96
EP-A-0405262	02-01-91	JP-A- 3022328 JP-A- 3049135 JP-B- 7099679 DE-D- 69009307 DE-T- 69009307 US-A- 5083058	30-01-91 01-03-91 25-10-95 07-07-94 26-01-95 21-01-92
EP-A-0580244	26-01-94	CN-A- 1083263 JP-A- 6162968 PL-A- 299743	02-03-94 10-06-94 24-01-94

フロントページの続き

(51) Int. Cl.⁶

識別記号

F I

H 0 1 J 17/04

H 0 1 J 17/04

29/87

29/87

31/12

31/12

B

(81) 指定国 EP(AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), OA(BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP(KE, LS, MW, SD, SZ, UG), UA(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), AL, AM, AT, AU, AZ, BB, BG, BR, BY, CA, CH, CN, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TT, UA, UG, UZ, VN

(72) 発明者 モリス、デイビッド・エル

アメリカ合衆国カリフォルニア州95132・

サンノゼ・エルグランデコート 3644

(72) 発明者 ファーレン、セオドア・エス

アメリカ合衆国カリフォルニア州95120・

サンノゼ・コートデラリーナ 6131

(72) 発明者 サン、ユー・ナン

アメリカ合衆国カリフォルニア州94086・

サニーバイル・アルパインテラス 9964

*** NOTICES ***

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

1. It is a spacer. Ceramic Spacer characterized by including the transition-metals oxide distributed in said ceramic.
2. Spacer according to claim 1 characterized by said ceramic being alumina.
3. Spacer according to claim 1 characterized by said transition-metals oxide being titania, chromia, ferrous oxide, or vanadium oxide.
4. Spacer according to claim 1 characterized by said transition-metals oxide consisting of titania and chromia.
5. Spacer according to claim 4 characterized by said ceramic containing 0.25 thru/or 8% of titania.
6. Spacer according to claim 4 characterized by said spacer containing 2% of titanium, 34% of alumina, and 64% of chromia in general.
7. It is Flat-panel Display. Face Plate Structure of Having Luminous-Radiation Structure Arranged in accordance with Inside of Face Plate and this Face Plate, The back-plate structure of having the electron emission structure arranged in accordance with the inside of back plate and this back plate, The spacer which extends between said luminous-radiation structures and said electron emission structures is included. Flat-panel display characterized by including the transition-metals oxide with which said spacer was distributed in the ceramic and this ceramic.
8. Said spacer is . 1st face metallic-coating strip arranged along the external surface of said spacer which adjoins said luminous-radiation structure Flat-panel display according to claim 7 characterized by including the 2nd face metallic-coating strip arranged along the external surface of said spacer which adjoins said electron emission structure.
9. Flat-panel display according to claim 8 with which said 1st face metallic-coating strip is characterized by being electrically in contact with said luminous-radiation structure, and said 2nd face metallic-coating strip touching electrically at said electron emission structure.
10. The flat-panel display according to claim 9 with which said electron emission structure contains one or more ridges for focusing, and said 2nd face metallic-coating strip is characterized by being electrically in contact with said ridge for focusing.
11. Further The 1st face metallic-coating strip arranged along the external surface of said spacer The frit of the electrical conductivity formed along with the outside edge of said face plate structure is included. Flat-panel display according to claim 7 with which said 1st face metallic-coating strip is characterized by being electrically in contact with said frit.
12. The flat-panel display according to claim 10 characterized by screen-stenciling said electrical conductivity frit on said face plate structure.
13. It Has 2nd Edge Side in which 1st Edge Side in which Said Spacer Adjoins Said Luminous-Radiation Structure, and it is Located, and Said Electron Emission Structure are Adjoined, and it is Located. The flat-panel display concerned is . The 1st edge metallic-coating strip which is arranged on said 1st edge side and contacts said 1st face metallic-coating strip and said luminous-radiation structure, Flat-panel display according to claim 8 characterized by including the 2nd edge metallic-coating strip which is arranged on said 2nd edge side and contacts said 2nd face metallic-coating strip and said electron emission structure.
14. Further Two or more potential accommodation electrodes which set spacing and have been arranged on the external surface of said spacer This power circuit is a flat-panel display according to claim 8 characterized by controlling the distribution of voltage between said luminous-radiation structures and said electron emission structures including the power circuit connected to said 1st and 2nd face metallic-coating strip.

15. The flat-panel display according to claim 14 characterized by connecting said power circuit to said potential accommodation electrode.
16. The flat-panel display according to claim 14 characterized by arranging each of said potential accommodation electrode on the same field of said spacer.
17. The flat-panel display according to claim 16 characterized by arranging said 1st and 2nd face metallic-coating strip on the field of the same spacer as said potential accommodation electrode.
18. It Has 2nd Edge Side in which 1st Edge Side in which Said Spacer Adjoins Said Luminous-Radiation Structure, and it is Located, and Said Electron Emission Structure are Adjoined, and it is Located. The flat-panel display concerned is . The 1st edge metallic-coating strip which is arranged along said 1st edge side and contacts said luminous-radiation structure electrically, Flat-panel display according to claim 7 characterized by including the 2nd edge metallic-coating strip which is arranged along said 2nd edge side and contacts said electron emission structure electrically.
19. It is a spacer. Electric insulation ceramic core which has external surface The electric resistance nature skin arranged on said external surface is included. Spacer characterized by including the transition-metals oxide with which said electric resistance nature skin was distributed in the ceramic and this ceramic.
20. The spacer according to claim 19 characterized by said insulating ceramic core containing the alumina.
21. The spacer according to claim 19 characterized by for said ceramic being an alumina and said transition-metals oxide being a titania, chromia, or an iron oxide.
22. The spacer according to claim 19 which said ceramic is an alumina and is characterized by said transition-metals oxide containing chromia and a titania.
23. The spacer according to claim 19 characterized by for said insulating ceramic core containing the alumina containing a transition-metals oxide, and said transition-metals oxide existing by the high oxidation state.
24. The spacer according to claim 19 characterized by said transition-metals oxide existing by the low oxidation state.
25. The spacer according to claim 19 characterized by including the thin wafer with which said electric resistance nature skin was attached on said external surface.
26. It is Flat-panel Display. Face Plate Structure of Having Luminous-Radiation Structure Arranged in accordance with Inside of Face Plate and this Face Plate, The back-plate structure of having the electron emission structure arranged in accordance with the inside of back plate and this back plate, The spacer which extends between said luminous-radiation structures and said electron emission structures is included. Flat-panel display characterized by including the transition-metals oxide with which said electric resistance nature skin was distributed in the ceramic and this ceramic including the electric resistance nature skin with which said spacer has been arranged on the external surface of an electric insulation ceramic core and this spacer.
27. Said spacer is . 1st face metallic-coating strip arranged along the external surface of said spacer which adjoins said luminous-radiation structure Flat-panel display according to claim 26 characterized by including the 2nd face metallic-coating strip arranged along the external surface of said spacer which adjoins said electron emission structure.
28. The flat-panel display according to claim 27 with which said 1st face metallic-coating strip is characterized by being electrically in contact with said luminous-radiation structure, and said 2nd face metallic-coating strip touching electrically at said electron emission structure.
29. The flat-panel display according to claim 28 with which said electron emission structure contains one or more ridges for focusing, and said 2nd face metallic-coating strip is characterized by being electrically in contact with said ridge for focusing.
30. Furthermore, the frit of the electrical conductivity formed along with the outside edge of said face plate structure is included. Flat-panel display according to claim 27 with which said 1st face metallic-coating strip is characterized by being electrically in contact with said frit.
31. It Has 2nd Edge Side in which 1st Edge Side in which Said Spacer Adjoins Said Luminous-Radiation Structure, and it is Located, and Said Electron Emission Structure are Adjoined, and it is Located. Said spacer is . The 1st edge metallic-coating strip which is arranged on said 1st edge side and contacts electrically said 1st face metallic-coating strip and said luminous-radiation structure, Flat-panel display according to claim 27 characterized by including the 2nd edge metallic-coating strip which is arranged on said 2nd edge side and contacts electrically said 2nd face metallic-coating strip and said electron emission structure.
32. Further Two or more potential accommodation electrodes which set spacing and have been arranged on

the external surface of said spacer This power circuit is a flat-panel display according to claim 27 characterized by controlling the distribution of voltage between said luminous-radiation structures and said electron emission structures including the power circuit connected to said 1st and 2nd face metallic-coating strip.

33. The flat-panel display according to claim 32 characterized by connecting said power circuit to said potential accommodation electrode.

34. The flat-panel display according to claim 32 characterized by arranging said 1st and 2nd face metallic-coating strip and said potential accommodation electrode on the same field of said spacer.

35. It Has 2nd Edge Side in which 1st Edge Side in which Said Spacer Adjoins Said Luminous-Radiation Structure, and it is Located, and Said Electron Emission Structure are Adjoined, and it is Located. The flat-panel display concerned is . The 1st edge metallic-coating strip which is arranged along said 1st edge side and contacts said luminous-radiation structure electrically, Flat-panel display according to claim 26 characterized by including the 2nd edge metallic-coating strip which is arranged along said 2nd edge side and contacts said electron emission structure electrically.

36. It is the Manufacture Approach of Spacer. Process Which Forms Wafer from Ceramic Constituent Containing Electric Insulation Ceramic and Transition-Metals Oxide, The process calcinated until the electrical resistivity of a request of said wafer comes to be shown, The process which forms a face metallic-coating strip on the external surface where said wafer faces, Process in which said wafer and a face metal strip are calcinated Approach characterized by including the process which cuts said wafer along with said face metal strip, and forms said spacer.

37. The approach according to claim 36 that said process calcinated until the electrical resistivity of a request of said wafer comes to be shown is characterized by performing in a reducing atmosphere.

38. The approach according to claim 36 characterized by said process which forms a face metallic-coating strip including the process in which a metal is made to vapor-deposit on said wafer.

39. The approach according to claim 38 characterized by said metal containing aluminum, chromium, or nickel.

40. The approach according to claim 36 characterized by furthermore including the process which forms an edge metallic-coating strip on the edge side of said spacer.

41. The approach according to claim 36 characterized by including the process in which said process which forms a face metallic-coating strip forms a potential accommodation electrode at least in one side of the external surface where said wafer faces further.

42. The approach according to claim 36 characterized by performing said cutting process in front of said wafer baking process.

43. It is the manufacture approach of a spacer. Process which forms the 1st wafer from an electric insulation ceramic Process which forms the 2nd wafer from the ceramic constituent containing the transition-metals oxide distributed in the electric insulation ceramic and this ceramic Approach characterized by including the process which attaches said 1st wafer and 2nd wafer and forms a laminating wafer.

44. Further Process calcinated until the electrical resistivity of said 2nd wafer's request of said laminating wafer comes to be shown Process which forms a face metallic-coating strip along the external surface of said laminating wafer Approach according to claim 43 characterized by including the process which cuts said laminating wafer along with said face metallic-coating strip, and forms said spacer.

45. The approach according to claim 43 characterized by said insulating ceramic containing the alumina.

46. The approach according to claim 43 characterized by said process in which said laminating wafer is calcinated including the process in which said laminating wafer is calcinated in a reducing atmosphere.

47. The approach according to claim 44 characterized by said process which forms said face metallic-coating strip including further the process in which a metal is made to vapor-deposit on the external surface of said laminating wafer.

48. The approach according to claim 47 characterized by said metal containing aluminum, chromium, or nickel.

49. The approach according to claim 43 characterized by furthermore including the process which forms an edge metallic-coating strip on the edge side of said spacer.

50. The approach according to claim 43 characterized by furthermore including the process which forms a face metallic-coating strip and a potential accommodation electrode on said laminating wafer.

51. The approach according to claim 50 that said face metallic-coating strip and a potential accommodation electrode are characterized by being formed only in the whole surface of said laminating wafer.

52. It is the Manufacture Approach of Spacer. Process Which Forms Wafer Including Electric Insulation

Ceramic and Transition-Metals Oxide from Electric Insulation Ceramic Constituent with which Said Transition-Metals Oxide Exists by High Oxidation State, Calcinate said wafer in a reducing atmosphere and the coordination of said transition-metals oxide is changed. The approach characterized by including the process in which make it said transition-metals oxide exist by the low oxidation state in the external surface of said wafer, and it is made for the external surface of said wafer to serve as electric resistance nature by it.

53. Further Process which forms a face metallic-coating strip on said external surface of said wafer Approach according to claim 52 characterized by including the process which cuts said wafer along with said face metallic-coating strip, and forms said spacer.

54. The approach according to claim 52 characterized by said ceramic constituent containing an alumina and Cr 2O₃.

55. The approach according to claim 54 characterized by said ceramic constituent containing B₂O₃ further.

56. The approach according to claim 52 characterized by said process which forms said face metallic-coating strip including the process in which a metal is made to vapor-deposit on said wafer.

57. The approach according to claim 56 characterized by said metal containing aluminum, chromium, or nickel.

58. The approach according to claim 52 characterized by furthermore including the process which forms an edge metallic-coating strip on the edge side of said spacer.

59. The approach according to claim 52 characterized by including the process in which said process which forms a face metallic-coating strip forms a potential accommodation electrode at least in one side of the external surface where said wafer faces further.

60. The approach according to claim 52 characterized by including the process in which said process which forms a face metallic-coating strip forms a potential accommodation electrode only in one side of the external surface where said wafer faces further.

61. It is the manufacture approach of a spacer. Process which forms a core wafer from an electric insulation ceramic The process in which coating of electric resistance nature is performed on the front face of said core wafer is included. Said electric resistance nature coating is an approach characterized by including the transition-metals oxide distributed in the electric insulation ceramic and this ceramic.

62. Further Process in which said core wafer and said resistance coating are calcinated Process which forms a face metallic-coating strip along the external surface of said resistance coating Approach according to claim 61 characterized by including the process which cuts the acquired structure along with said metallic-coating strip, and forms said spacer.

63. The approach according to claim 61 characterized by including the process in which said core wafer is furthermore calcinated before performing said resistance coating.

64. The approach according to claim 61 characterized by applying decal KOMANIA in which the process in which said coating was performed performed said resistance coating on said core wafer by screen-stencil, spraying by the spray, roll coating, or doctor blading, or included said resistance coating to said core wafer.

65. The approach according to claim 61 characterized by said insulating ceramic being an alumina.

66. The approach according to claim 61 characterized by said resistance coating containing the alumina containing chromia, a titania, ferrous oxide, or a vanadium oxide.

67. The approach according to claim 61 characterized by said process which forms said face metallic-coating strip including the process in which a metal is made to vapor-deposit on said resistance coating.

68. The approach according to claim 67 characterized by said metal containing aluminum, chromium, or nickel.

69. The approach according to claim 61 characterized by furthermore including the process which forms an edge metallic-coating strip on the edge side of said spacer.

70. The approach according to claim 61 that said process which forms a face metallic-coating strip is further characterized by including the process which forms a potential accommodation electrode in the whole surface at least among the external surface of said resistance coating.

71. The approach according to claim 61 that said process which forms a face metallic-coating strip is further characterized by including the process which forms a potential accommodation electrode only in the whole surface among the external surface of said resistance coating.

72. It is the Manufacture Approach of Spacer. Process Which Forms Wafer from Ceramic Constituent Containing Transition-Metals Oxide Distributed in Electric Insulation Ceramic and this Ceramic, Process which forms a face metallic-coating layer on said wafer The process in which said wafer is attached in a substrate, The process which carries out patterning of said face metallic-coating layer, and forms two or

more face metallic-coating strips, The process which forms a protective layer on said face metallic-coating strip and a wafer, Process which cuts said wafer and forms a spacer strip Process which forms an edge metallic-coating layer on said spacer strip Process in which said protective layer is removed Approach characterized by including the process in which said spacer strip is removed from said substrate.
73. It is a spacer. Electric insulation glass Transition-metals oxide dissolved into said glass so that the spacer concerned might have desired electrical resistivity Spacer characterized by including the filler distributed in said glass as the spacer concerned showed desired secondary electron emission.

[Translation done.]

* NOTICES *

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

The spacer structure for flat-panel displays, and technical field of background 1. invention of the manufacture approach invention This invention relates to flat panel equipment like a flat cathode-ray tube (CRT) display. Especially, this invention relates to the spacer structure for supporting the face plate structure and back-plate structure of flat panel equipment inside.

2. Related technique Many attempts are made, in order offer the display which is not [rather than] lightly bulky instead of the conventional beam deflection mold CRT display and to realize a flat CRT display (known also as a "flat-panel display") in recent years. In addition to the flat CRT display, other flat-panel displays, such as a plasma display, are developed.

In a flat-panel display, the enclosure is formed with the wall which connects these in the periphery section of face plate structure, back-plate structure, a face plate, and back-plate structure. In a certain flat-panel display, this enclosure is held at vacuum pressure (for example, typically 1×10^{-7} or less Torrs). Face plate structure includes an insulating face plate and the luminous-radiation structure formed on the inside of this insulating face plate. Luminous-radiation structure contains a luminous-radiation element like the fluorescent substance pattern which appoints the active field of a fluorescent substance or a display. Back-plate structure contains an insulating back plate and the electron emission component which adjoined this back plate and has been arranged. When an electron emission component is excited, an electron is emitted, it is accelerated to a fluorescent substance and the emitted electron makes a fluorescent substance emit light. A user will look at the light emitted from the fluorescent substance in the external surface ("screen") of a face plate.

In a vacuum pressure flat-panel display, the force is applied to the face plate and back-plate structure of a flat-panel display for the differential pressure between internal vacuum pressure and an external atmospheric pressure. If there is no force of opposing, a flat-panel display will be crushed according to this force. Moreover, the face plate or back-plate structure of a flat-panel display can be damaged also according to the external force generated by the impact added to a flat-panel display.

The spacer is used in order to support face plate structure and/or back-plate structure inside. The conventional spacer is the wall or pillar-shaped member arranged between the pixels in the active field of a display (fluorescent substance field which appoints each smallest pixel of a display).

The spacer is formed by carrying out optical patterning of the polyimide.

The coefficient of thermal expansion of 2 polyimide whose 1 reinforcement is not [the spacer of polyimide] enough However, a face plate (for example, glass) and a back plate (for example, glass and a ceramic --) It can result in damaging DIPUREI, since consistency cannot be made to have with the coefficient of thermal expansion of the ingredient usually used for a glass ceramic or a metal, and the grids for the addresses (for example, a glass ceramic or a ceramic). 3) There is an unsuitable thing according to the reason the working temperature needed is low. Speaking of an item 3, when working temperature needs a low thing, it lets it pass like the erector of a display, and it becomes impossible to use high working temperature. When only low temperature is permissible, it becomes impossible to use the assembly approach and ingredient which can be used if high temperature is also permissible for a display. As such an approach and an example of an ingredient, there are a frit for high-reliability sealing (sealing frit), an elevated-temperature getter flash method (getter flash method), high-speed elevated-temperature vacuum baking ***** (a manufacturing cost is mitigated), etc.

The spacer is manufactured also from glass. However, glass has that reinforcement is not enough. Furthermore, since it is easy to tend spread the microfissure (macro crack) which is inherent in glass to the whole glass spacer, the reinforcement of a glass spacer becomes lower than "ideal" glass by such

microfissure.

European Patent official report 580 244 The glass spacer stated to A1 (1) High electrical resistance materials by which coating was carried out on the spacer edge which adjoined back-plate structure (109 thru/or 1014ohms/(square)), (2) The low resistive layer by which coating was carried out on the spacer edge which adjoined back-plate structure and by which patterning was carried out, (3) The conductive layer by which coating was carried out on the spacer edge which adjoined face plate structure, And it has coating which has the low secondary-electron-emission multiplier formed in the whole spacer front face containing the layer of the arbitration offered by (4) above (1), (2), and/or (3). Low secondary-electron-emission multiplier coating of (4) includes the suspension containing polyimide, a titanium dioxide (TiO₂) or a chrome oxide (Cr₂O₃) particle, a glass particle, and organic binders (isopropanol etc.).

The flow of the electron with which any spacer ingredient tends toward face plate structure [near the spacer] when a spacer exists can receive a bad influence. For example, the front face of a spacer may be charged electrostatic with a suspension electron, the distribution of voltage of the spacer neighborhood may change from desired distribution of voltage, distortion may arise with electronic flow, and distortion may occur with the image displayed on a display by it.

Therefore, while face plate structure and back-plate structure can be separated and it can fully support, the spacer which can control the distribution of voltage between such structures is wanted to offer. Moreover, probably, it will also be desirable to offer the spacer which has the coefficient of thermal expansion which the coefficient of thermal expansion of a face plate and back-plate structure can be made to adjust.

Furthermore, it is desirable to offer easily the spacer which can be manufactured.

Epitome of invention This invention offers the approach and structure for forming the spacer which has the high reinforcement used for a flat-panel display. These spacers are arranged between the face plate structure of a flat-panel display, and back-plate structure.

In the one example, the spacer which has electric resistance nature is formed from the mixture of the ceramic (for example, aluminum oxide (alumina)) containing one or more transition-metals oxide (for example, titanium oxide (titania), chromic oxide (chromia), ferrous oxide, or a vanadium oxide). A wafer is manufactured and calcinated from this ceramic constituent.

controlling time amount, temperature, and the ambient atmosphere of a furnace in a baking (firing) process, and a ceramic presentation -- desired electrical resistivity is given to a wafer by controlling the rate to other components of transition metals in the living body.

A face metallic-coating strip (face metallization strips) is formed along 1 or two or more external surface of a wafer. After metallic coating is formed, a wafer is cut in parallel with a face metallic-coating strip, and a spacer is generated.

Consequently, a face metallic-coating strip will be arranged on a spacer in the location which adjoined immediately the edge of the spacer in contact with a face plate and back-plate structure. When a spacer is arranged between face plate structure and back-plate structure, a spacer, a face plate, and back-plate structure are electrically contacted by the face metallic-coating strip. There is an advantage that uniform distribution of voltage is acquired by this in the edge neighborhood of a spacer.

Furthermore, you may form so that the edge of the spacer which contacts face plate structure and back-plate structure in an edge metallic-coating strip may be covered. This edge metallic coating gives electric contact between a spacer, a face plate, and back-plate structure.

In the another example of this invention, a spacer has the ceramic core of electric insulation and an electric resistance nature skin is combined with the external surface on which a spacer faces. An insulating ceramic core can be used as an alumina and a resistance skin can be formed from the ceramic (for example, alumina) containing transition-metals oxide (for example, chromia, a titania, ferrous oxide, and/or a vanadium oxide).

In the complete-change form example, a spacer is manufactured by forming a wafer from the ceramic of electric insulation and forming at least one another wafer further from the electric resistance nature ceramic constituent containing an insulating ceramic and an insulating transition-metals oxide. This ceramic constituent wafer may be thinner than an insulating ceramic wafer. A ceramic constituent wafer is put on the external surface of an insulating ceramic wafer, and the laminating wafer which has an electric resistance nature skin is formed. This laminating wafer is calcinated. After being calcinated in desired temperature and a desired ambient atmosphere, a wafer shows desired electrical resistivity. A face metal strip is formed on the external surface of a laminating wafer. The structure acquired as a result is cut along with a face metallic-coating strip, in order to form a spacer. Additional formation of the edge metallic-coating strip can also be carried out.

For the electrical resistivity of the ceramic constituent in the external surface of a spacer, if an electrical potential difference joins a spacer, a suspension electron can flow through this ceramic constituent, and it can prevent accumulating a charge in the external surface of a spacer by it. Secondary electron emission can choose the presentation of a ceramic constituent wafer so that small, and a charge storage effect is further reduced by it. Generally the reinforcement of a ceramic constituent, especially the reinforcement of the ceramic constituent which used the alumina as the base are quite high, therefore the number of the spacers needed in the display of given magnitude can be reduced.

In the another deformation example, a spacer is manufactured by forming coating of electric resistance nature on an electric insulation ceramic wafer. Typically, an electric insulation ceramic wafer is formed from an alumina, the glass containing a bulking agent (filled glass), or other ceramic constituents. Electric resistance nature coating can be made into the insulating ceramic containing a transition-metals oxide. An insulating ceramic wafer can be calcinated before that, after electric resistance nature coating is performed. A face metallic-coating strip is formed in the external surface of the wafer structure acquired as a result. The wafer structure acquired as a result is cut in parallel with a face metallic-coating strip, and a spacer is generated. Edge metallic coating can also be added.

By the electrical resistivity of resistance coating on the external surface of a spacer, when an electrical potential difference joins a spacer, a suspension electron can flow through this resistance coating, and it can prevent accumulating a charge in the external surface of a spacer by it. The further advantage of this coating method is that the reinforcement needed for a spacer is obtained by the ceramic core. Thereby, the selection width of face of the coating ingredient which can give the desirable combination of secondary electron emission and electrical resistivity becomes larger in order to control the charge storage of a spacer.

furthermore, although the electric insulation ceramic core of a spacer is formed from a ceramic constituent like the alumina containing a transition-metals oxide in the another deformation example, a transition-metals oxide exists as an oxide of the maximum valence namely, -- by the high oxidation state here. Furthermore, the skin (envelope) of electric resistance nature is formed in the external surface of a spacer by returning the external surface of a spacer chemically. By returning the external surface of a spacer, the coordination of the transition-metals ion in these external surface changes, and a transition-metals oxide comes to have electric resistance nature in the external surface of a spacer by it. The core of a spacer maintains electric insulation. A face metallic-coating strip is formed in the external surface of a wafer, and a baking process is performed in neutral atmosphere to the structure obtained as a result. After that, a wafer is cut in parallel with a face metallic-coating strip, in order to form a spacer. Edge metallic coating can also be added.

The spacer mentioned above has the advantage of preventing the charge storage to the external surface of a spacer while reducing the power consumed by the spacer, when used with a flat-panel display. The coefficient of thermal expansion of a spacer is controllable by controlling the ratio of the ingredient used for a spacer to attain a desired value. Generally, according to the specific approach used, a wafer can be behind calcinated, before metallic coating is formed. The approach mentioned above offers the comparatively simple and cheap technique for manufacturing a spacer.

Easy explanation of a drawing Fig. 1 is a perspective view of the wafer used for forming the spacer by this invention.

Figs. 2 thru/or 4 are sectional views of the spacer formed from the wafer of Fig. 1.

the -- 5a Fig. thru/or the 5thd Fig. are sectional views explaining how to form the spacer by one example of this invention.

Fig. 6 is a perspective view of the spacer arranged between face plate structure and back-plate structure.

Fig. 7 is a perspective view having shown connection with the power source of the potential accommodation electrode of a spacer.

Fig. 8 is a perspective view of a laminating wafer which has an electric insulation core and an electric resistance nature skin.

Fig. 9 is a sectional view of the spacer formed from the laminating wafer of Fig. 8.

Fig. 10 is a perspective view of another wafer which has an electric insulation core and an electric resistance nature skin.

Fig. 11 is a sectional view of the spacer formed from the wafer of Fig. 10.

Fig. 12 is a perspective view of still more nearly another wafer which has an electric insulation core and an electric resistance nature skin.

Fig. 13 is a sectional view of the spacer formed from the wafer of Fig. 12.

The thin slash showed the field of electrical conductivity to the whole, the thick slash in every other one and the thin slash showed the field of electric resistance nature, and it showed the field of electric insulation with

the thick slash.

Detailed explanation of the example of invention The following definitions are used in the following explanation. The vocabulary "electric insulation" (or "dielectric") is applied to the ingredient which generally has bigger resistivity than 1012-ohmcm. The vocabulary "non-[electric] insulation" follows and expresses the ingredient which requires resistivity smaller than 1012-ohmcm. A non-[electric] insulation ingredient is divided into the electric resistance nature ingredient with which the electrical conductivity ingredient of under 1-ohmcm and (b) resistivity have (a) resistivity in the range which is 1-ohmcm thru/or 1012-ohmcm. These categories are defined by the weak-electric-current field (low electric fields).

As an example of an electrical conductivity ingredient (or conductor), there is an eutectic (eutectics) of a metal and metal-semiconducting compound and a metal-semi-conductor. Furthermore, the semi-conductor (n mold or p mold) doped by a high level or inside level is contained in an electrical conductivity ingredient. As an electric resistance nature ingredient, there is a semi-conductor (n mold or p mold) doped by the intrinsic semiconductor and the low. As another example of an electric resistance nature ingredient, there are a cermet (that by which metal particles were embedded to the ceramic), and such other metal-insulator constituents. There are a conductive ceramic and glass containing a bulking agent in an electric resistance nature ingredient further.

The spacer of this invention can be used for separating face plate structure and back-plate structure in a flat cathode-ray tube (CRT) display. Typically, face plate structure contains the face plate of electric insulation, and luminous-radiation structure is prepared in the inside of this face plate. Back-plate structure usually includes the electric insulation back plate, and electron emission structure is arranged at the inside of a back plate.

The spacer based on this invention can also be used for other flat-panel displays like a plasma display or a vacuum fluorescent substance display. Furthermore, these spacers are not limited to use on a display, and can be used also in other flat panel equipments used for the purposes [in / equipment (with these equipments, the scan of the image which should be reproduced on other media is made) like a copy machine or a printer], such as optical addressing in equipment like phase adjustment array radar equipment, and optical signal processing. Furthermore, this invention is applicable also to the flat panel equipment which has an irregular screen configuration in which it is used, for example in the screen configuration which is not the rectangle of being circular, the dashboard of a car, or the control panel of the aircraft, and deals.

A flat-panel display is arranged in general in parallel [face plate structure and back-plate structure] in this specification, and its thickness of a display is thin compared with the conventional beam deflection mold CRT display, and it is a display on which the thickness of a display is measured in the in general perpendicular direction to a face plate and back-plate structure. Typically, although it is not necessarily indispensable, the thickness of a flat-panel display is less than 5cm. That it is also much thinner than 5cm often has the thickness of a flat-panel display, for example, 0.5 thru/or a 2.5cm thing also have it.

The spacer of this invention can be used for a flat-panel display which is stated in detail by PCT international application number PCT/US 94/00602 by these people, PCT/US 94/09762, and PCT/US 95/00555. The indication part to which such international patent applications relate is added to this application as ****.

It is in the manufacture approach of a spacer based on this invention partly. In these approaches (1) by adding the ceramic or transition-metals oxide containing a transition-metals oxide How to manufacture a spacer from the piece of a solid-state of a uniform electric resistance nature ingredient like the glass system containing a bulking agent by which the bulking agent was chosen so that it might be made to have electric resistance nature and desired electron emission and a desired thermal-expansion property might be acquired, (2) How to manufacture a spacer by sticking an electric resistance nature skin on the external surface of an electric insulation core, (3) How to manufacture a spacer from an electric insulation ceramic constituent by generating an electric resistance nature skin on the external surface of a spacer by returning the external surface of an electric insulation ceramic constituent, And the method of manufacturing a spacer is included by coating (4) electric-insulation core with an electric resistance nature ingredient.

By the approach (1) mentioned above, a spacer is manufactured from the piece of a solid-state of a uniform electric resistance nature ingredient. In the one example, this uniform resistance ingredient is an electric resistance nature ceramic constituent formed by adding transition-metals oxide (for example, ferrous oxide, a titania, chromia, a vanadium oxide, or nickel oxide) to the ceramics (alumina etc.) of electric insulation. By adding a transition-metals oxide to an alumina, the ceramic which has the electrical resistivity of the range of a request called 105 thru/or 1010-ohmcm can be obtained.

When adding titanium or iron to an alumina, the resistivity of the range of desired (namely, 105 thru/or

1010-ohmcm) is obtained by permuting about 4% of the aluminum cation in an alumina. Since the titanium or iron needed is little, the coefficient of thermal expansion (TCE) of the constituent obtained is almost the same as TCE of an alumina.

In order to obtain the electrical resistivity of the range of desired, chromium is added so much with an alumina. The effective distance between the cations in the grids structure acquired as a result becomes small, so that the rate of the chromia added to a ceramic constituent becomes high. Thus, if the distance between cations decreases, the lap of the electron in grids structure will increase and the constituent which has desired electrical resistivity by it will be formed. The ceramic containing an alumina and chromia may contain the chromia which reaches to 90% in a weight ratio.

There is an advantage that the secondary electron emission of the ceramic obtained as a result decreases in using chromia. For example, in the ceramic constituent containing an alumina and chromia, secondary electron emission can be made less than into two in 2kV. This has the advantage of mitigating distortion of the surrounding electrical potential difference of a spacer.

By controlling the relative amount of chromia and an alumina, TCE of the ceramic constituent formed is controllable to the any value between TCE (about 72) of an alumina, and TCE (about 84) of chromia. In a certain example, diacid-ized silicon (silica) is added to an alumina and chromia, and TCE is maintained at the 70 neighborhoods. An alumina and the sesquioxide (Eskolaite) of chromium, and the solid solution of the continuous range are formed, and it is known that they all have the corundum (corundum) crystal structure. Even when this crystal structure has received the silica additive which reaches to 20% by research using an X diffraction, it is clear that it may be maintained as corundum. The ceramic constituent which has electric resistance nature using iron or other transition-metals oxides like the oxide of vanadium is also generable.

In an approach (1), a spacer is formed from the slurry generated by mixing ceramic powder, an organic binder, and a solvent with the conventional ball mill. In a certain specific example, this slurry is a ceramic constituent containing 90% of alumina, and 10% of titania (it is henceforth called "90 / 10 alumina-titania constituent"). Combination of such a slurry is shown in Table 1.

表 1

アルミナ粉末	2 9 2 グラム
チタニア粉末	3 2 グラム
B u t v a r B 7 6	3 4 グラム
サンチサイザー 1 5 0	1 0 グラム
Kellox Ze Menahden 油	0 . 6 5 グラム
エタノール	1 0 5 グラム
トルエン	1 2 7 グラム

At another example, a slurry is 2% of titanium, 34.3% of alumina, and 63.

It is a ceramic constituent containing 7% of chromia (it is henceforth called "2/34/64 constituent").

Combination of such a slurry is shown in Table 2.

表 2

アルミナ粉末	1 1 1 . 1 グラム
クロミア粉末	2 0 6 . 4 グラム
チタニア粉末	6 . 4 8 グラム
B u t v a r B 7 6	3 4 グラム
サンチサイザー 1 5 0	1 0 グラム
Kellox Ze Menahden 油	0 . 6 5 グラム
エタノール	1 0 5 グラム
トルエン	1 2 7 グラム

The modifier (modifier) chosen in order to promote sintering or to control grain size by other examples is also contained during combination of a ceramic. A compound like diacid-ized silicon, a magnesium oxide, and a calcium oxide can be used as a modifier.

The conventional approach is used and the tape which has 110 thru/or the thickness of 120 micrometers using the slurry made into the shape of fines is cast. This tape is cut by the big wafer with a width of face [of 10cm], and a die length of 15cm in the one example. These wafers are laid on a flat former setter, and they are burned until they come to have desired resistivity in air and/or a reducing atmosphere.

Especially, a wafer is usually calcinated within a **** period iron pot (cold wall periodic kiln) using the hydrogen ambient atmosphere of a 24-degree C dew-point. When the pyrolysis (namely, removal) of the organic component of a wafer should be carried out in the same iron pot, it is good to make the dew-point of a hydrogen ambient atmosphere higher (about 50 degrees C) so that removal of an organic component may be easy to be carried out, without damaging a wafer. After the pyrolysis of the organic component of a wafer is carried out, dew point temperature may be shifted from high dew point temperature (50 degrees C) to low dew point temperature (24 degrees C). A pyrolysis is usually completely made at the temperature of 600 degrees C. Typically, a wafer is burned at the peak temperature of 1620 degrees C for 2.5 hours. The property of a ceramic constituent is controlled by the baking process set to the detail. the reinforcement for which a spacer is asked, corresponding to the raw material at the time of processing initiation, stability, resistivity, and the combination of secondary electron emission -- taking into consideration -- actual peak temperature -- 1450 degrees C thru/or 1750 degrees C -- it can carry out -- a baking process -- this peak temperature -- 1 -- or it maintains for 16 hours.

A wafer is taken out after that and inspected. TCE by which the obtained wafer was measured in 90 / 10 alumina-titania constituent was 71.6. Moreover, the obtained wafer had the sheet resistance of about 108-ohmcm. 2/34/64 constituent became resistance of about 2x108-ohmcm.

Next, a stripe-like metal is formed on at least one face side of a wafer. These face metal stripes work as an electrode in the face side of the spacer obtained. A face metal stripe can be formed by either of the suitable techniques which exist partly, such as vacuum evaporatio, sputtering, a photolithography, electroplating, screen-stencil, and direct pen writing, or disassembly of the organic metal ingredient by the laser beam.

For example, probably, the following processes will be suitable when a face metal stripe is formed of vacuum evaporatio. The mask of the wafer is carried out so that the metal vapor-deposited first may vapor-deposit only in the location of a request of a face side. The wafer which carried out the mask is placed into a vacuum chamber (not shown). The vacuum chamber includes the container arrangement, and these containers can be heated so that the metal (for example, chromium, nickel, or aluminum) placed into the container may evaporate by the low voltage force. The mean free path of the vaporized metal atom in such a condition is fully long, a metal atom is ****(ed) by the quite big force to the field where the substrate was exposed, and adhesion in the exposure of the wafer of a metal atom is promoted by it. In this way, in the part in which opening of a mask was prepared, a metal stripe is formed on the surface of a wafer. It depends for a vacuum evaporatio condition on the condition on the metal chosen in order to form a stripe, and the front face of a wafer. Vacuum evaporatio temperature is near 1000 degree C typically, and the time amount

which performs vacuum evaporation is less than 1 minute. The vacuum evaporation system has the means of a port and others so that a member can be promptly introduced in a chamber or a metal can usually be supplied promptly.

A mask can be manufactured with a standard photolithography technique.

It is possible to manufacture a detailed metal stripe with such a technique, and such a thing is especially possible also in manufacture of non-plane spacer structure. With a photolithography technique, a wafer is first coated with the photoresist of industrial use, and a photoresist is stiffened. The hardened photoresist is put to projection of the stripe pattern of the request which can be invested on a front face. The front face of a wafer is exposed by flushing the photoresist which was not exposed. Thus, a metal is vapor-deposited by the wafer front face as the prepared wafer was put in and mentioned above to the vacuum evaporation system. The wafer by which metallic coating was carried out is taken out from a chamber, and a photoresist is removed chemically. When removing a photoresist, the metal which adhered on the photoresist also fails to be stripped and a metal-electrode stripe is left behind on the side front side of a wafer.

The face metallic-coating strip 101 thru/or 105 are prepared on external surface 112, and Fig. 1 is illustrating the wafer 100 with which the face metallic-coating strip 106 thru/or 110 were formed on external surface 114. For explanation, a wafer 100 is expanded greatly and shown. In the one example, there are 1140 face metallic-coating strips which have width of face of 0.0025mm respectively. The face metallic-coating strip on a field 112 is adjusted with the metallic-coating strip on a field 114. For example, the strip 103 is arranged in the opposite side at the real target of a strip 108. The pitch between these face metallic-coating strips is 0.5mm typically. Spacing of this center to center defines the height of a spacer so that it may state below.

These face metal stripes can also be formed using the same ingredient as thick-film metallic coating widely used for manufacturing a hybrid circuit. These metallic-coating ingredients consist of mixture containing the ingredient which promotes adhesion to the ceramic of metal powder and the glass by which disintegration was carried out, or other metals. It suspends in an organic binder and a metallic-coating ingredient can apply the mixture using either of various print techniques used widely by it. This ingredient can be formed in the shape of a stripe using the mask same with having used for vacuum evaporation screen-stencil or by applying in the shape of a direct stripe using a special pen. An ingredient must be calcinated, in order to fuse metal powder, to form a conductor and to make a metal adhere to coincidence at a ceramic in any case. The oxidation state of the ceramic ingredient used for a wafer is very important when determining the resistivity and electrification property of a spacer. Probably, it will be required to calcinate an electrode material in neutrality or a reducing atmosphere, in order to maintain this ingredient to a suitable oxidation state.

Typically, a thick-film metallic-coating ingredient is designed so that it may be calcinated at the temperature of 800 degrees C thru/or 1000 degrees C. Although all thick-film metallic coating does not have compatibility to baking in ambient atmospheres other than air, almost all the manufacture manufacturers of these ingredients offer the product specially blended to such baking.

Then, a wafer 100 is cut along with the face metallic-coating strip 101 thru/or 110, in order to form a spacer. Rhine 121 thru/or 123 show the cutting part. This cutting process can be performed using the saw which has the conventional diamond embedding cutting edge.

Fig. 2 shows the typical spacer 140 corresponding to the strip under No. 1 formed by cutting along Rhine 123 of a wafer 100 (Fig. 1). The spacer 140 has external surface 112 and 114 and the edge sides 126 and 128.

An edge metallic-coating strip can be formed in the edge side of each spacer. Fig. 3 expresses the spacer 140 after forming the edge metallic-coating strips 130 and 131 in the edge sides 126 and 128. The edge metallic-coating strips 130 and 131 are formed using the conventional technique.

The approach same with having used it for giving a metal to the face side of a wafer can be used for forming the edge metallic-coating strips 130 and 131. Although there is a difference which is needed for adjusting the sense of a spacer and which can be set to install so that a metal may be restricted to an edge, the process which gives a metallic-coating ingredient is [only deforming slightly and]. As a practical technique, when giving a metal to an edge, the cut spacer is packed into a big block and, usually it enables it to process many spacers at a time. It formed on the spacer making a spacer edge vapor-deposit aluminum for edge metallic coating, and by screen-stenciling silver, a tungsten, or molybdenum-manganese on a spacer edge. Moreover, edge metallic coating combined silver or palladium with the organic metal ingredient, carried out screen coating of the combination at the spacer edge, and was formed on the spacer also by disassembling the combination thermally at the temperature near 450 degree C.

After the edge metallic-coating strips 130 and 131 are formed, the acquired spacer structure can be

calcinated based on the conventional technique. The final inspection is conducted and manufacture of a spacer 140 is completed.

Fig. 4 shows the potential accommodation electrode 161 formed on the external surface 112 of a spacer 140 thru/or 162. The potential accommodation electrode 161 thru/or 162 are formed when usually the same as the face metallic-coating strip 101 thru/or 110 being formed. The potential accommodation electrode 161 thru/or 162 have width of face of about 0.025mm. In the specific example, a spacer 140 has height of about 1.27mm, the potential accommodation electrode 161 is arranged from the electron emission structure 172 at the place of about 0.25mm, and the potential accommodation electrode 162 is arranged from the electron emission structure 172 in a 0.76mm place. The edge metallic-coating strip 130 contacts the luminous-radiation structure 171 of a face plate 174. The edge metallic-coating strip 131 contacts the electron emission structure 172 of a back plate 175.

The electrical potential difference of the luminous-radiation structure 171, the edge metallic-coating strip 126, and the face metallic-coating strips 104 and 109 is controlled by the power circuit 180. The power circuit 180 is connected to at least two of the electrodes formed on external surface 112. A power circuit 180 is the conventional circuit which can take various gestalten. In Fig. 4, the power circuit 180 is connected also to the potential accommodation electrodes 161 and 162 while connecting with the face metallic-coating electrodes 104 and 105. A power circuit 180 supplies the 1st electrical potential difference V1 to the face metallic-coating electrode 104, supplies the 2nd electrical potential difference V2 to the potential accommodation electrode 162, supplies the 3rd electrical potential difference V3 to the potential accommodation electrode 161, and supplies the 4th electrical potential difference V4 to the face metallic-coating electrode 105. Here, there is relation of $V1 > V2 > V3 > V4$. A spacer 140 is fully thin and the distribution of voltage in the field 114 of the opposite side is also controlled by the potential accommodation electrode 161 thru/or 162. In the another example, a potential accommodation electrode is prepared also in a field 114.

In the another example, a power circuit 180 supplies the 1st electrical potential difference V1 to the face metallic-coating electrode 104, and it is only supplying the 2nd electrical potential difference V4 to the face metallic-coating electrode 105. In such the example, the electrical potential difference on the potential accommodation electrode 161 thru/or 162 is determined by the electrical-potential-difference partial pressure circuit formed by the potential accommodation electrode 161 thru/or 162, and the spacer 140. That is, the electrical potential difference on the potential accommodation electrode 161 thru/or 162 is determined by the resistance of the part of a spacer 140 located among electrodes 104 and 162, the resistance of the part of a spacer 140 located among electrodes 162 and 161, and the resistance of the part of a spacer 140 located among electrodes 161 and 105.

The potential accommodation electrode 161 thru/or 162 adjust the distribution of voltage which met the spacer 140. The suspension electron which **** on the external surface 112 and 114 of a spacer 140 moves to the potential accommodation electrode 161 thru/or 162, and it prevents covering the external surface 112 and 114 of a spacer 140 with a charge by it. Typically, a power circuit 180 is connected to the edge of the spacer 140 which extends outside the active field of the face plate structure 174 and the back-plate structure 175.

the -- 5a Fig. thru/or the 5thd Fig. are the modifications of an approach (1). the -- as shown in 5a Fig., a wafer 201 is attached in a glass substrate 200 by adhesives 202. In the one example, adhesives 202 are the adhesives based on a wax. before the installation to the glass substrate 200 of a wafer 201 -- the face metallic-coating layer 203 -- sputtering and vacuum evaporation -- or therefore, it is formed on a wafer 201 chemically calmly.

Patterning of the face metallic-coating layer 203 is carried out using the conventional photolithography method, and, thereby, the face metal electrode 205 (the 5b Fig.) is formed. Coating of the face metal electrode 205 is carried out with the protection film 206 (the 5b Fig.). A photoresist layer can be used for forming the protection film 206.

Then, a wafer 201 is cut and a strip 207 (the 5c Fig.) is formed. In the one example, a strip 207 has die-length [of 1.27mm] L, and height [of 0.064mm] H.

then, the edge side top where the strip 207 was exposed -- a metal -- sputtering and vacuum evaporation -- or therefore it is formed chemically calmly and the edge metal electrode 208 (the 5thd Fig.) is formed. The protection film 206 and adhesives 202 are disassembled, then a strip 207 is separated from a glass substrate 200. A strip 207 continues, for example, purification processing is performed to it using a supersonic wave. In the another modification of an approach (1), a slit is put into a non-calcinated ceramic (it does not burn), and it is made a strip. For the organic component contained in the tape of a non-calcinated ceramic, the tape

has plasticity and can deal with it the same with receiving the conventional sheet-plastic-like ingredient. Therefore, a slit can be put in by letting the same conventional slitting machine as the equipment used for manufacture of paper and a plastic in a non-calcinated ceramic sheet pass. In this way, the strip which is not calcinated [possible] is attached in the locking device designed specially, and is calcinated in order to form a spacer. Metallic coating of the calcinated strip can be carried out the same with having carried out to the wafer mentioned above.

In another modification of this approach, it can consider as the metal chosen so that a high burning temperature needed for changing into a ceramic the wafer whose metallic coating is not calcinated might be suited. This approach is learned as co-burning (cofiring), and is used for manufacturing the package for mounting semiconductor integrated circuit equipment. A hot tungsten and molybdenum are contained in the metal used for co-burning. Copper and silver can also be co-burned with a low-temperature glass ceramic. The wafer which was able to prepare the stripe-like metal in the condition of not calcinating (it not burning) is calcinated as each spacer, after being calcinated, being cut by each spacer, or being cut along with a metallic-coating stripe and made a strip.

Fig. 6 shows the spacers 340 and 341 arranged between the face plate structure 350 of a flat panel CRT display, and the back-plate structure 351. The face metallic-coating strip 330 thru/or 333 adjoin the face plate structure 350, and the face metallic-coating strip 334 thru/or 337 adjoin the back-plate structure 351. The face plate structure 350 includes a face plate 302 and the luminous-radiation structure 306. The back-plate structure 351 includes a back plate 303 and the electron emission structure 305. as an example -- the inside of a face plate 302 and a back plate 303 -- usually -- 0.1 -- or it is separated 2.5mm. A face plate 302 is glass which has the thickness of 1.0mm. A back plate 303 is glass, a ceramic, or silicon with a thickness of 1.0mm. The pitches of spacers 340 and 341 are 8 thru/or 25mm in accordance with a dimension 316. The electron emission structure 305 contains the electron emission component (electric-field emitter) 309, the metal emitter electrode (often called a base electrode) which is divided into the group of in general same straight-line-like emitter electrode Rhine 310 and by which patterning was carried out, the metal gate electrode divided into the group of in general same straight-line-like gate electrode Rhine 311, the electric insulation layer 312, and the ridge 380 for focusing (focusing ridge). The electron emission structure of another mold can also be used with the spacer of this invention.

Emitter electrode Rhine 310 has been arranged on the inside of a back plate 303, and has extended in parallel mutually at equal spacing. The insulating layer 312 is formed on the part which adjoins the longitudinal direction of a back plate 303 the emitter electrode Rhine 310 top. Gate electrode Rhine 311 has been arranged on an insulating layer 312, and has extended mutually at uniform spacing in parallel (it is to emitter electrode Rhine 310).

The electric-field emitter 309 is distributed in the shape of an array on the inside of a back plate 303. Especially each group of the electric-field emitter 309 is stationed on the inside of a back plate 303 in a part or the whole of the arrangement candidate field where one of the gate lines 311 intersects one of the emitter lines 310. Spacers 340 and 341 are between the electric-field emitters 309, and have extended toward the field between emitter electrode Rhine 310.

Each group of the electric-field emitter 309 extends through opening in an insulating layer 312 (not shown), and is in contact with one of the emitter electrode Rhine 310 located downward. The top face (upper limit) of each group of the electric-field emitter 309 is exposed through corresponding opening (not shown) prepared in one of the gate electrode Rhine 311 located upwards.

The electric-field emitter 309 can take a cone or various configurations like a needlelike filament.

The ridge 380 for focusing which extends to the gate line 311 upper part is electrically insulated from the gate line 311. The ridge 380 for focusing is explained to above-mentioned international application number PCT/US 95/00555 in more detail. Spacers 340 and 341 (and the face metallic-coating strip 334 thru/or 337) touch the ridge 380 for focusing. In this case, the face metallic-coating strip 334 thru/or 337 touch the ridge 380 for focusing in a boundary, and is maintained at the same potential as the ridge 380 for focusing. The ingredient (not shown) of electrical conductivity can be arranged outside the active field of the back-plate structure 351, and between the face metallic-coating strip 334 thru/or 337 and the ridges 380 for focusing can also be connected electrically. This electrical installation can protect are recording of the charge in near the edge of the spacers 340 and 341 which adjoin the electron emission structure 305. In the another example, an edge metallic-coating strip (not shown) is prepared in spacers 340 and 341.

The luminous-radiation structure 306 is arranged between a face plate 302 and spacers 340 and 341. The luminous-radiation structure 306 consists of a group of the black matrix which consists of a non-reflexibility ridge 314 of the in general same darkness which does not generate light even if the luminous-radiation field

313 (for example, fluorescent substance) and electron which emit light will hit, if an electron collides, and the light reflex layer 315. the luminous-radiation field 313 is substantially divided into the same fields 313r, 313g, and 313b -- having -- these -- respectively -- red (R) -- green -- (G) -- and -- and a blue (B) light is emitted.

the light reflex layer 315 -- and -- therefore, the luminous-radiation field 313 is maintained at 1500 thru/or an electrical potential difference high 10000 volts to the electrical potential difference of the electric-field emitter 309. If it is excited when a group with the electric-field emitter 309 adjusts appropriately the electrical potential difference of emitter electrode Rhine 310 and gate electrode Rhine 311, the group of the electric-field emitter 309 will emit an electron, and the emitted electron will be accelerated to the target luminous-radiation field 313.

Fig. 6 shows the locus 317 which one of such the electronic groups follows. If the emitted electron arrives at the target luminous-radiation nature field 313, these fluorescent substances will emit light 318.

Some surely hit a part of luminous-radiation structures other than a target fluorescent substance among electrons. A certain electron is ****(ed) to a spacer as shown by locus 317a. The black matrix formed of the dark ridge (dark ridge) 314 compensates the effectiveness that an electron hits out of a target in a line writing direction, and gives sharp contrast and high color purity.

Typically, the light reflex layer 315 consists of aluminum, and as shown in Fig. 6, it is placed on the luminous-radiation nature field 313 and the dark ridge 314. The thickness of the light reflex layer 315 is fully thin so that a layer 315 may be passed by the energy loss with almost slight all of the emitted electron which **** in a layer 315. The surface part of the layer 315 which adjoins the luminous-radiation nature field 313 is very smooth, it is reflected by the layer 315 and a part of light emitted by the field 313 passes a face plate 302. The light reflex layer 315 works also as an anode of a display. Since the luminous-radiation field 313 touches the layer 315, an anode electrical potential difference is applied also to a field 313.

Spacers 340 and 341 touch the light reflex layer 315 at the anode side of a display. Since the dark ridge 314 has projected more toward the back plate 313 rather than the luminous-radiation field 313, spacers 340 and 341 contact a part of layer 315 along the top face (at the sense shown in Fig. 6, it is an inferior surface of tongue) of a ridge 314. When the ridge 314 has projected in this way, it is prevented that spacers 340 and 341 contact the luminous-radiation nature field 313, and do damage to it.

The face metallic-coating strip 330 thru/or 333 are in contact with the layer 315 in the boundary, therefore is electrically connected with the layer 315.

An electrical conductivity ingredient (not shown) can be arranged outside the active field of the face plate structure 350 (namely, circumference of the outside edge of the face plate structure 350), and between the face metallic-coating strip 330 thru/or 333 and layers 315 can also be connected electrically. For example, the face metallic-coating strip 330 thru/or 333, and a layer 315 may be made to extend to the outside edge of the face plate structure 350, and may be connected to the frit (frit) of electrical conductivity. This frit is glass composite which combines the outside edge of the face plate structure 350 with a flat-panel display. A frit can be made into electrical conductivity by including metal particles in glass composite.

Bias of the face metallic-coating strip 330 thru/or 333 is carried out to the same high electrical potential difference as a layer 315 by the electrical installation between the face metallic-coating strip 330 thru/or 333 and a layer 315. Consequently, the suspension electron which **** on the front face of spacers 340 and 341 in the face metallic-coating strip 330 thru/or the neighborhood of 333 moves to the face metallic-coating strip 330 thru/or 333. In this way, are recording of a charge is prevented in the edge neighborhood of the spacers 340 and 341 which adjoin the luminous-radiation structure 306.

The frit ingredient of electrical conductivity can be used also for connecting a potential accommodation electrode or a face metallic-coating strip to a power source. Fig. 7 shows connection with the power circuit 703 of the potential accommodation electrodes 701 and 702 of the spacer 700 based on this invention. The potential accommodation electrodes 701 and 702 have extended along with a spacer 700 outside the active field of a flat-panel display. The potential accommodation electrodes 701 and 702 have extended to one of the edge sides of a spacer 700 further. Electrodes 701 and 702 are connected to electrodes 711 and 712 by some electrical conductivity frit ingredients 715 and 716 on the substrate 721 of the back-plate structure 720.

Electrodes 701 and 702 are connected to a power circuit 703, and a desired electrical potential difference is applied to the potential accommodation electrodes 701 and 702 by it. The work to reinforce is also carrying out that the parts 715 and 716 of a frit support a spacer 700. A frit 715 thru/or 716 can be formed by various approaches including screen-stencil or the conventional photolithography technique.

As an option, both both [one side or] 701 and 702 are made to extend to the edge side of another side of a

spacer 700, and you may connect with the electrode with which it corresponds on face plate structure (not shown) using a frit ingredient. In other modifications, as the face metallic-coating strip on a spacer 700 (not shown) was mentioned above, it is connected to the electrode on a face plate or back-plate structure.

Next, an approach (2) is explained. A spacer is formed by sticking the skin (envelope) which has electric resistance nature on the external surface of the core of electric insulation. The laminating wafer 400 which used the insulating ceramic core 401 and the electric resistance nature skins 402 and 403 for Fig. 8, and was formed in it is shown. At one example, the insulating core 401 is 7.

It is formed from the alumina ceramic tape which has 5 thru/or the thickness of 75 micrometers. In order to form an alumina ceramic core, alumina powder is first diffused in an organic material, and it is made for alumina powder to distribute to homogeneity in an organic material. A ball mill, a vibration mill, a planetary mill, or other contractors of these can realize such distribution with well-known equipment. The mixture of the distributed powder and an organic material is formed in the shape of a tape of a process like tape casting (tape casting) or roll compacting (roll compaction). An organic slurry has the bottom of a doctor blade passed, and a thin film is sounded with tape casting by it, and it is made uniform height by it. By controlling a solvent and other organic components carefully, the uniform film by which the film of this slurry was dried and thickness was controlled by the precision can be formed. the option which forms a tape -- organic mixing -- it is made the shape of a tape by letting [the powder distributed by the inside of the body in the shape of a slurry] between the rollers of a pair pass for the slurry These rollers press a tape and make it uniform thickness. Generally this is called roll compacting. mixing of a binder and a solvent -- the raw material for roll compacting can also be made by spraying the ceramic powder distributed by the inside of the body all over special drying room. The big particle of powder and a binder can be formed according to this process. By choosing a suitable rate to powdered characteristic shape-of-particle structure, the powder by which this "spray drying" was carried out turns into easy flow powder been smooth. This smooth powder serves as an easy raw material of handling for roll-compacting processes.

90 / 10 alumina-titania constituent, and 2/34/64 constituent which were described in relation to the approach (1) in the above are suitable also for using it as electric resistance nature skins 402 and 403 in an approach (2). The constituent suitable for using it as electric resistance nature skins 402 and 403 is in large numbers in others. The constituent mentioned above in relation to the approach (1) can use which. The constituent which cannot be used for manufacturing the spacer which has uniform electric resistance nature for reinforcement or a homogeneous reason can also be used for the electric resistance nature skin 402 thru/or manufacture of 403. Therefore, the range of the constituent which can be used to the resistance skin 402 thru/or 403 is more wide. The purpose has the resistivity of the suitable range and is that secondary electron emission manufactures few [and] controllable ingredients.

Especially the solid solution of chromium and an aluminum oxide is useful. It needs to calcinate these constituents in controlled atmosphere carefully. The electric conduction mechanism of such the solid solution is complicated. Since chromium and an alumina form the solid solution, chromium cations separate too much and an electron cannot move easily between chromium cations. Therefore, a charge carrier is supplied by carrying out slight amount mixing of the titanium dioxide. A titanium dioxide (titania) has the effectiveness which promotes it by stabilizing an oxidation state also to sintering of a chromium sesquioxide. By the reaction of the titania to the reducing atmosphere needed for calcinating the chromia-alumina solid solution, a titania is returned to a lower oxidation state. This is effective in giving the conductivity it not only promotes sintering of a body, but needed by returning the oxidation state of a titania partially.

The solubility of the titania of a under [the crystal of the chromia-alumina solid solution] is restricted to about 2%. Consequently, by bigger concentration than 2%, most titanias will ooze to the particle boundary of an ingredient as a crystal grows in a sintering process. Therefore, an ingredient (disordered material) with the more disorderly concentration of a titania becomes quite high on a particle boundary. The volume rate of the ingredient occupied with the ingredient confused from that of such order is small compared with it of the particle of the crystal-like solid solution. However, in such an ingredient, since the titania is abundant, migration of the electron between the titanium cations in various coordination is more easy compared with migration of such an electron in the crystal-like ingredient which forms the greater part of the solid-state. Therefore, in these constituents, migration of a charge is made almost through a particle boundary ingredient.

The secondary electron generation property of the titania-chromium-alumina solid solution resembles the pure chromic-acid ghost very much, and the electrification current generated in the spacer formed from these ingredients is small, and it is operational in the large range by changing mixing of a titania in the

conductivity in a particle boundary.

The behavior in sintering of a titania-chromium-alumina is complicated. In order to manufacture a suitable spacer, the suitable rate to the particle boundary volume of the particle volume must be maintained, and not only the presentation of the solid solution but the presentation of a particle boundary must be controlled. The oxygen tension in baking conditions especially peak temperature, and the ambient atmosphere of a furnace, the temperature inclination in baking, and firing time must be suitable to the specific constituent manufactured. The constituent crossed to the range of the combination of 90% of chromium and 10% of alumina from the combination of 10% of dichromium trioxide and 90% of alumina was formed. All of these constituents were reformed with 0.25% thru/or 8% of titanium dioxide. the ambient atmosphere of a furnace -- mixing of 80% nitrogen of 10-20 20% hydrogen from the oxygen tension of atm as a steam in a hydrogen ambient atmosphere -- it was made to change in the range of 3% oxygen as a steam in the living body 2/34/64 constituent is cast in one example by the tape which has the thickness of about 0.05mm.

An alumina tape is cut in the shape of a wafer, and forms an insulating core like the insulating core 401. Similarly, 2/34 / 64 constituent tape is cut in the shape of a wafer, and forms an electric resistance nature skin like skins 402 and 203. The insulating core 401 and the resistance skins 402 and 403 have the in general same die length and a width method. For example, the insulating core 401 and the resistance skin 402 thru/or 403 have the width of face which is about 10cm respectively, and can have die length of 15cm. A spacer is formed as a laminating which formed the resistance skins 402 and 403 in the both sides of the insulating ceramic core 401. The thickness of each class is chosen so that the completed laminating may have desired spacer thickness. In the one example, a spacer is formed by attaching a resistance skin with a thickness of 0.0127mm in a ceramic core with a thickness of 0.3175mm. These layers can be stuck by letting continuously the strip which consists of a three-layer non-calcinated layer 401 thru/or 403 between the metal rollers adjusted so that it might fully heat and a pressure could be given pass in order to fuse a non-calcinated ingredient. **** in which the continuous action for forming a laminating here and there [this] is possible -- a cheap approach is offered. At the temperature of about 100 degrees C, the non-calcinated layer 401 thru/or 403 are easily fused, when passing through between rollers. Consequently, the laminating wafer 400 is formed.

The remaining processing process (for example, formation of a face and/or an edge metallic-coating strip) of an approach (2) is the same as the process mentioned above about the approach (1). However, by the approach (2), the baking process of the wafer 400 in the inside of a reducing atmosphere is performed so that extent to which the laminating wafer 400 is returned may become larger. There is an advantage that the electrical resistivity of the resistance skins 402 and 403 can be decreased in this, without reducing the rate of a bulk resistor of a spacer not much. The desirable electrical resistivity of the resistance skins 402 and 403 is 105 thru/or 1010-ohmcm.

Fig. 9 shows the spacer 404 formed by the approach (2). The spacer 404 contains a part of electric resistance nature skin 402 and 403 and insulating core 401. The face metallic-coating strips 405 and 406 are formed on the external surface 407 of the resistance skin 402, and, as for the spacer 404, the face metallic-coating strips 408 and 409 are formed on the external surface 410 of the resistance skin 403. Moreover, the edge metallic-coating strip 412 is formed on the edge side 414, and, as for the spacer 404, the edge metallic-coating strip 416 is formed on the edge side 418. A spacer 404 may be formed so that it may have only the face metal strip 405 406 and 408 thru/or 409, or the edge metallic-coating strips 412 and 416.

The thickness as the whole laminating spacer formed by the approach (2) is the same as the thickness of the homogeneous spacer formed by the approach (1) in general. The resistance skins 402 and 403 can be cast in 70 thru/or the minimum thickness of 80 micrometers.

The laminating spacer 404 formed by the approach (2) has the advantage that the high rate of a bulk resistor is shown, by the insulating property of a core 401. The reinforcement of the laminating spacer 404 is equal to the reinforcement of the ingredient (for example, alumina) used for forming the insulating core 401 in general. Furthermore, it is comparatively easy to control the sheet resistance of skins 402 and 403 by the process performed in relation to an approach (2).

Furthermore, since it is thinly separated by the insulating core 01, skins 402 and 403 are not so important for a defect like a pinhole as the spacer of homogeneous structure.

The minute pin pole does not have a bad influence on actuation of a spacer 404 for two reasons. Even if one reason has a hole with a diameter smaller than the thickness of skins 402 and 403, from the electron which moves between face plate structure and back-plate structures, I hear that the insulating core 401 is shielded effectively, and there is. I hear that another reason is hardly influenced depending on the defect in a skin 402 and 403 in which the reinforcement and other properties of a spacer 404 are small, and there is. This is

because it cannot say that a core 401 is passed and spread and a spacer 404 is made to produce a defect since such a defect is stopped with a core 401 therefore.

In the modification of an approach (2), a laminating wafer like the laminating wafer 400 is manufactured using the skin formed from other ceramic constituents containing the ceramic containing a transition-metals oxide. There are many constituents suitable for such a spacer. It adds to the constituent of a transition-metals oxide, and they are copper (for example, copper oxide) and chalcogenide (chalcogenide).

There is a constituent containing the semi-conductor which has **** (families) and the resistivity of suitable within the limits.

Next, an approach (3) is explained. The electric insulation ceramic core of a spacer can be formed from a ceramic constituent like the alumina containing the transition-metals oxide which exists by the high oxidation state. An electric resistance nature skin is formed in the external surface of a spacer by returning the external surface of a spacer chemically. By returning the external surface of a spacer, the coordination of the transition-metals ion in these external surface changes, and a transition-metals oxide comes to have electric resistance nature in the external surface of a spacer by it. A spacer core maintains electric insulation. This reduction process can be performed by being able to perform by various different approaches, for example, calcinating a spacer in a reducing atmosphere, putting a spacer to a laser beam, or putting it to the exposure of a charged particle or light.

The spacer formed based on an approach (3) is formed from the ceramic constituent manufactured so that it might change, when resistivity returned alternatively. A ceramic constituent is chosen so that the resistivity may be decided by the oxidation state of at least one component in a constituent. A ceramic constituent is chosen so that it may have the crystal structure which can be changed with alternative reduction of the front face by the electrical resistivity of a constituent again. The glass containing barium titanate, lead titanate and a main asymmetry titanate like a titanate-acid bismuth, and a transition-metals oxide is contained in the constituent which has such a property. The mixture of these constituents is also usable. Industrial use ingredients, such as iron and chromium content glass (used as a cover coat typically used for a high-pressure insulation insulator chain), can also be used.

Resistivity is determined in the class product shown above by the rate to the transition-metals cation in another coordination of the transition-metals cation in a certain coordination. For example, with a constituent [as / whose titanium cation is a charge carrier], the resistivity of a constituent is decided by the rate to the Ti^{4+} cation of a Ti^{3+} cation. Similarly, in a constituent [as / whose vanadium cation is a charge carrier], resistivity becomes settled with the rate to the V^{5+} cation of a V^{4+} cation. The figure shown by overwrite shows the number of the approaching nearest oxygen anions. By changing these rates, the resistivity of a constituent is changeable. By controlling the oxidation state of these constituents, the spacer which has the core equipped with resistivity sharply higher than outside resistivity can be formed. a transition-metals cation -- the inside of a constituent -- the variation rate (not coming out a restoration mold (reconstructive)) of the crystal lattice of a constituent -- it is important to be restrained so that the oxidation state of a cation can change with mold transition. Displacement mold transition is produced in temperature far higher than the temperature put when a spacer is used in a flat-panel display, although it is quite lower than the melting point of an ingredient. Therefore, the electrical characteristics of a constituent are stable during use.

The one approach of forming a suitable ceramic constituent is melting transition metals in silicate glass. A transition-metals cation serves as a charge carrier, and gives electrical conductivity. It depends on the rate of the cation (in the case of titanium, they are Ti^{3+} and Ti^{4+}) in two related coordination for the number of the charge carriers which exist in an ingredient. The number of the cations in each coordination turns into a function of the overall oxidation state of a constituent. Change of this oxidation state also changes conductivity. The glass or the glass ceramic containing transition-metals ion may change with the reduction or oxidation in low temperature, when the crystal structure is enabling displacement mold transition of cation coordination. Therefore, transition-metals oxide glass may function as a spacer. Moreover, such glass can also be filled up with other ceramic components so that it may generate the ingredient which embodies TCE and secondary electron emission which were adjusted to the specific value.

When transition-metals oxide is distributed during the very stable crystal, it is very difficult to change the coordination of a cation. In order to decrease the electrical resistivity of such a crystal greatly, the restoration mold transition in an elevated temperature must be caused. The chromia-alumina solid solution is the example of the stable crystal which must pass through restoration mold transition to reduce the resistivity of the solid solution.

After choosing the ceramic constituent which can change an oxidation state by displacement mold

transition, a spacer is formed and calcinated the same with having mentioned above in relation to the approach (1).

A firing environments is determined by selection of the oxide system which gives conductivity. For example, when titanium or iron is chosen as an active cation, an early baking process is performed in air. Almost all titanium or an iron cation is put on a high coordination condition (for example, Ti^{4+}) by baking in this air. Therefore, the rate to the cation (for example, Ti^{4+}) in the high coordination of the cation (for example, Ti^{3+}) in low coordination is low. Therefore, the constituent obtained as a result serves as electric insulation.

A conductive layer is formed in the external surface of a constituent of the 2nd baking in a reducing atmosphere. By this 2nd baking, a hole is generated in the anion grid which surround some of titanium or iron cations. Consequently, when using titanium, the rate to Ti^{4+} of Ti^{3+} rises, and, as for a constituent, conductivity becomes high more in external surface. The depth of the skin in which these electric resistance nature is shown can be adjusted by combining firing time and temperature appropriately. For example, the resistance skin was formed by placing the lead barium titanate constituent calcinated in air at the temperature of 950 degrees C into the ambient atmosphere of 10% hydrogen and 90% nitrogen for about 8 hours. After forming the resistance skin of a wafer, metallic coating of this wafer can be carried out, it can cut further, and a spacer can be formed.

Without raising power consumption so that the power consumed with a spacer may be reduced, the thickness and the resistivity of a resistance skin can be chosen so that use of the ingredient which has lower surface resistivity may be enabled. Typically, an electric resistance nature skin is formed so that it may have the resistivity of 106 thru/or 109-ohmcm.

Fig. 10 is a perspective view of the wafer 500 formed based on the approach (3).

In the one example, a wafer 500 has the thickness of about 100 micrometers.

Fig. 11 shows the spacer 510 formed from the wafer 500. Resistivity is changing with electric resistance nature skins 502 and 503 from the comparatively low surface resistivity in external surface 504 and 505 to the comparatively high rate of a bulk resistor in a core 501 gradually. The face metallic-coating strips 516 and 517 are formed on external surface 504, and the face metallic-coating strips 519 and 520 are formed on the external surface 505 of a spacer 510. Moreover, the edge metallic-coating strips 524 and 525 are formed on the edge side 526 and 527, respectively. The metallic-coating strip 516 517 and 519 520 and 524 thru/or 525 are formed the same with having mentioned above in relation to the approach (1).

In the example of a complete-change form of an approach (3), a wafer 500 can put in a slit before the first baking process, and is made into a strip. When calcinating these strips in a reducing atmosphere, the transition-metals oxide of the whole (external surface 504 and 505 and the edge sides 526 and 527 are included) external surface serves as electric resistance nature.

In the another modification of an approach (3), in order to reduce burning temperature and resistivity, without making the secondary electron emission of the spacer obtained increase, B-2 O₃ is contained in a ceramic constituent.

The spacer manufactured based on an approach (3) has the advantage of having a high rate of a bulk resistor, and a low secondary-electron-emission multiplier. Such a spacer follows, reduces power loss and mitigates turbulence of the electrical potential difference of the spacer neighborhood which can be set working [a flat-panel display].

Next, an approach (4) is explained. A wafer 600 performs electric resistance nature coating to the electric insulation core of a solid, and is formed by calcinating the structure acquired as a result. The wafer 600 formed in Fig. 12 according to an approach (4) is shown. The electric insulation core 601 of a solid can be formed by casting or consolidation fabricating an alumina ceramic 100%, and making it the shape of a tape with a thickness of 100 micrometers. This tape is cut, is used as a wafer (or strip), and is calcinated at 1500 thru/or the temperature of 1700 degrees C for about 2 hours.

Electric resistance nature coatings 602 and 603 are performed to a core 601, while being in the shape of [with a big core 601] a wafer type. After being calcinated, a core 601 and the resistance coating 602 thru/or 603 are cut by the strip so that it may form a spacer.

The electric insulation coatings 602 and 603 are applied to a core 601 using the approach of the arbitration which can use a coating or a color for applying to a front face. The approach (replica method) of applying the approach or decal KOMANIA (decal) which uses screen-stencil, a spray (spraying), roll coating, and a doctor blade etc. is included in these approaches. Some are explained below among these approaches.

In screen-stencil, a resistance ingredient is given as the ink formed by mixing a resistance ingredient into organic suspension, or a paste. Suspension is forced on a T-shirt or a printing poster through a mesh (usually

stainless steel) by the approach which was used for drawing a pattern and bore a strong resemblance to **. A paste is set on the top face of a screen, and when a squeegee blade (squeegee blade) rubs it, coating of a thin paste is performed to the core 601 located downward through a screen. The layer of the paste controlled by the precision is imprinted by the core 601 by choosing appropriately the rate and softness of the magnitude of ***** of a paste, and the hole of a mesh, thickness, and a squeegee.

As an option, a resistance ingredient can be distributed in a diluent solution and a spray can also be carried out on the front face of a core 601. This process is the same as that of the spray of a coating.

In roll coating, it adheres to the film of the resistance ingredient in organic suspension on the front face of a core 601 by passing the bottom of the rubber roller with which the substrate was attached to the special slot. The thin resistance coatings 602 and 603 can be applied very much to a high speed on a core 601 by choosing the structure of a slot and preparing organic suspension according to this structure.

Coating of exact thickness can also be performed by the approach (doctor blading) using a doctor blade. In doctor blading, the trap of the pool of the resistance ingredient in organic suspension is carried out behind the blade located above the core 601, and it is formed in it. By moving a core 601 at a fixed speed to a blade and a pool, the controlled fixed ingredient of thickness is pulled out on a front face from under a blade.

A resistance ingredient can be distributed in an organic material and a tape can also be formed using the tape manufacture approach mentioned above and the same approach. This tape is cut according to the magnitude of a core 601, and it is stuck by pressure on a core 601. The plastics component of a core 601 is chosen so that adhesiveness may be given. Or a separate glue line may be prepared.

Although not necessarily limited to an usable electric resistance nature ingredient at this, various electric resistance nature ceramic constituents mentioned above are contained. A core 601 and the electric resistance nature coatings 602 and 603 are calcinated according to the parameter mentioned above in relation to the approach (1). Processing processing of the calcinated wafer 600 is carried out by the same approach as having mentioned above in relation to the approach (1).

Fig. 13 shows the spacer 610 manufactured from the wafer 600. The spacer 610 includes the electric insulation core 610 and the electric resistance nature coatings 602 and 603. The face metallic-coating strips 615 and 616 are formed on the external surface 617 of a spacer 610, and the face metallic-coating strips 619 and 620 are formed on the external surface 621 of a spacer 610. Moreover, the edge metallic-coating strips 624 and 625 are formed on the edge side 626 of a spacer 610, and 627.

In the complete-change form example of an approach (4), before calcinating the insulating core 601, the resistance coatings 602 and 603 are applied on the insulating core 601. Although not necessarily limited to usable resistance coating in this case, the combination of an alumina which was mentioned above, and a transition-metals oxide is included. Typically, electric resistance nature coating is performed by applying screen-stencil, spray painting, roll coating, doctor blading, or decal KOMANIA. In this modification of an approach (4), a layer with conductivity lower than a desirable value is generated by the diffusion to the core 601 of the resistance coatings 602 and 603, and the further reduction process may be needed with diffusion. Generally, the conductivity of coatings 602 and 603 becomes small, so that extent of diffusion is large. It sets in the selected grid, and when reconstruction of the non-restoring mold of a crystal is possible, it is an approach (3) by the reduction process (for example, the hole of oxygen is filled).

A thin conductive layer can be formed in the front face of coatings 602 and 603 the same with it having been alike, and having related and mentioned above.

The remaining process of this modification of an approach (4) is the same as the process mentioned above in relation to the approach (1).

In the another modification of an approach (4), the resistance coatings 602 and 603 are formed from the conductive cover coat developed in order to control dielectric breakdown of a high-voltage-insulation insulator.

These cover coats can show desired electrical resistivity, and can process it at sufficiently low temperature. Iron, chromium, or transition metals like titanium can also be melted in these cover coats in order to form usable resistance coating. Many usable industrial use constituents are in this purpose. These most contain the iron, titanium, and/or chromium in which the gestalt of oxide was dissolved.

Although mentioned above about the alumina ceramic core about (4) from the approach (1), it is also possible to use other ceramic constituents (mullites), for example, a mullite, KIN Aoishi (cordiorites), way silicate barium, silicic-acid iron, the glass containing a filler, and a zero shrinkage tolerance (zero shrink tolerance:ZST) ingredient.

The ZST ingredient has acquired the property of those proper by making the property of glass and a ceramic filler component balance. It is possible to mix a transition-metals oxide into a glass component,

without changing the property of a ZST ingredient a lot. Since glass covers the whole structure of a ZST ingredient and forms a matrix [****], it can control the electrical resistivity of a spacer enough by using a glass phase as a controllable conductor.

Although the thing with the spacer mentioned above was explained as what has a face and an edge metallic-coating strip both, these spacers can have only an edge metallic-coating strip or a face metallic-coating strip. Furthermore, each of these spacers can contain the potential accommodation electrode described in relation to the approach (1).

Various examples of this invention have been explained. The above-mentioned explanation is not restrictive for the purpose of instantiation. For example, the die length of a spacer can be changed so that a spacer may form a "column" or a "wall." Therefore, deformation modification is possible, without deviating from a claim to this invention so that clearly [this contractor].

[Translation done.]

* NOTICES *

JPO and NCIPi are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. **** shows the word which can not be translated.
3. In the drawings, any words are not translated.

DRAWINGS

[Drawing 1]




FIG. 1

[Drawing 2]




FIG. 2

[Drawing 3]




FIG. 3

[Drawing 4]




FIG. 4

[Drawing 5]




FIG. 5a






FIG. 5b

[Drawing 5]



[Drawing 6]





FIG. 6

[Drawing 7]



[Drawing 8]




FIG. 8

[Drawing 9]




FIG. 9

[Drawing 10]




FIG. 10

[Drawing 11]




FIG. 11

[Drawing 12]




FIG. 12

[Drawing 13]




FIG. 13

[Translation done.]